在通常情况下，专用集成电路(ASIC)是大批量高性能应用系统设计师的理想方案。但是，设计ASIC需要昂贵的设计工具，这样开发成本很高，当要把产品及时地推向市场时就会承担很大的风险。据初步统计，超过60%的ASIC设计至少要进行一次以上的重制，导致产品面市推迟、成本预算超支。
HardCopy II体系结构建立在被称为Hcell的精细粒度晶体管阵列上。 Hcell支持从Stratix FPGA的无缝移植，具有ASIC技术那样的密度、成本、性能和功耗优势。使用HardCopy器件，利用原有的FPGA开发工具，将成功实现于FPGA器件上的SOPC系统通过特定的技术直接向ASIC转化，从而克服传统ASIC设计中普遍存在的缺点，如开发周期长、产品上市慢、一次性成功率低、有最少投片量要求、设计软件工具繁多且昂贵、开发流程复杂等，是快速开发大规模可编程专用集成电路(ASIC)前景最看好的发展方向。
Hardcopy II器件和Stratix II FPGA器件引脚完全兼容。在芯片正式投产之前，设备制造商可以使用FPGA进行设备小规模生产，采用Stratix FPGA对设计进行测试，然后，设计中心将设计无缝移植为低成本、功能等价、引脚兼容的HardCopy II ASIC器件。
1 基于SOPC技术的Stratix FPGA的开发
采用Stratix FPGA实施高密度逻辑设计，无论设计是在单个器件中进行ASIC原型开发，还是面向批量生产，都能够很方便地使用Stratix FPGA来实现，一旦需要便可以移植为HardCopy结构化ASIC。
最新推出的Stratix V及HardCopy ASIC采用高性能28 nm工艺制造，是高端密度的领军者。
Stratix FPGA的开发基于QUARTus II 软件进行系统硬件设计，Quartus II 软件在高密度FPGA设计中能够实现最佳效能，以最快的速度完成设计。Quartus II 软件是在统一设计环境下，一套完整的综合、优化和验证工具，使用渐进式编译功能，与传统的高密度FPGA流程相比，设计迭代时间缩短了近70%，显著提高了设计的效率。
Quartus II用来建立硬件的系统，主要使用SOPC Builder工具。SOPC Builder用来建立SOPC系统模块，Quartus II支持多种设计方式，如原理图、硬件描述语言等，硬件描述语言的方式支持VHDL和Verilog。SOPC Builder提供大量基于Avalon总线的IP外，它还是一个开发的IP集成环境，用户可以很容易地将自己设计的IP集成到SOPC Builder中，实现设计重用。若嵌入DSP系统，
可使用MATLAB/DSP Builder进行DSP模块设计，经由MATLAB/DSP Builder设计的DSP模块或其他功能模块可以成为单片FPGA电路系统的一个组成部分，实现一定的功能。另一方面，可以通过MATLAB/DSP Builder，为嵌入式处理器设计各类加速器，并可以以指令形式加入到Nios II的指令系统，从而成为Nios II 系统的一个接口设备，与整个片内系统融为一体。即利用DSP Builder和Nios II CPU，用户可以根据项目的具体要求，随心所欲地构建自己的DSP处理器系统。
SOPC Builder提供3种Nios II 处理器软核，即经济型、标准型和快速型内核，供使用者根据设计具体情况来选择。Nios II嵌入式处理器是一种面向用户的、可以灵活定制的通用RISC(精简指令集架构)嵌入式CPU。它是一款具有广阔应用前景的处理器，融入了许多新的设计方法和理念，其SOPC概念体现在以下两个方面：
① Nios II符合工业技术的发展潮流，即硬件设计软件化。采用Nios II能有效地降低人力和物力成本，提高产品竞争力;硬件设计软件化还能方便对硬件进行仿真、验证，整体系统结构的数字逻辑化设计使得验证工作可通过仿真软件顺利地实现，可以掌握详细、清楚的信息;减少了硬件设计的错误，使得对硬件接口不是很熟悉的人也可以进行系统平台的集成。
② Stratix FPGA的软件开发使用ALTEra公司的系列FPGA开发的集成软件开发环境Nios II EDS。Nios II系统是嵌入式处理器的基本软件开发工具。所有软件开发任务都可以在Nios II IDE下完成，包括编辑、编译、程序调试、下载和运行。Nios II IDE具有编码生成环境以及可选RTOS和TCP/IP库集成。它还提供构建管理工具，使用GNU编译器作为其支撑技术。此外，Nios II IDE还具有片内闪存编程器功能。
Nios II软核及其开发平台(Nios II IDE)帮助开发者将大部分模块构建好，却又不失灵活性，对大多数外设开发了相应的驱动程序。对于特殊要求的设计，Nios II开发平台提供了以下工具：
对时间要求苛刻的软件算法可以采用用户定制指令或C2H编译器进行加速;可以方便的把实时操作系统μC/OSII移植到Nios II处理器;支持用户定制外设，创建定制的SOPC元件，需要更新时可以使用元件编辑器对整个元件进行再次编辑。
Stratix FPGA总体开发流程如图1所示。
图1 Stratix FPGA总体开发流程
2HardCopy系列器件及产品开发
HardCopy系列器件体系结构建立在被称为Hcell的精细粒度晶体管阵列上。Hcell支持从FPGA的无缝移植，具有ASIC技术那样的密度、成本、性能和功耗优势。
HardCopy系列器件可以利用原有的FPGA开发工具，将成功实现于FPGA器件上的SOPC系统通过特定的技术直接向ASIC转化，从而克服引言中提到的ASIC设计普遍存在的缺点。
HardCopy ASIC具有独特的FPGA前端设计方法，实现了业界风险最低、产品面市最快的解决方案。采用Stratix FPGA对设计进行测试，然后，ALTEra的HardCopy设计中心将设计无缝移植为低成本、功能等价、引脚兼容的HardCopy器件。此外，由于Altera公司在HardCopy设计中心进行所有的测试设计工作，因此，不需要插入测试或者生成测试向量。典型开发流程如图2所示。
图2 HardCopy ASIC开发流程
最新上市的HardCopy IV ASIC具有24个收发器、28M~13.3M的可用ASIC逻辑门以及6.3 ~16.8 Mb的片内存储器，满足了多种应用的需求。HardCopy IV ASIC提供两种40 nm型号产品：
◆ HardCopy IV GX器件主要面向需要高速收发器的应用;
◆HardCopy IV E器件面向需要大量逻辑、存储器以及数字信号处理(DSP)功能的应用。
最新发布的HardCopy V采用28 nm工艺制造，性能得到进一步提高。
总之，Altera HardCopy IV ASIC为满足定制逻辑需求提供总成本最低、风险最低与产品面市最快、收益最快的解决方案。
3 结论
采用HardCopy ASIC规划的系统实现了真正的硬件和软件协同设计，大大缩短了系统面市时间，能够尽快获得收益。Altera的QUARTus II软件工具使用简单，结合Altera及其合作伙伴的知识产权(IP)，帮助用户同时进行FPGA和ASIC设计。只要在Quartus II软件中选择合适的Stratix系列FPGA和HardCopy辅助器件就可以启动设计，非常简单。
短期内设计出超大规模集成电路的商业压力在逐渐增加。基于IP复用的SOPC技术是近几年来FPGA系统开发的方向。Stratix FPGA便是基于以上优势进行开发的，可以独立地使用FPGA进行设备小规模生产;在需要大规模生成时，在短时间内，通过Altera的HardCopy设计中心将基于Startix FPGA设计无缝移植为低成本、功能等价、引脚兼容的HardCopy II结构化ASIC，成为高性能、低功耗、总成本低、产品开发周期短的ASIC。这正是未来高端复杂可编程大规模ASIC产业最看好发展的方向。
