随着半导体技术和深压微米工艺的不断发展，IC的开关速度目前已经从几十MHz增加到几百MHz，甚至达到几GHz。在高速PCB设计中，工程师经常会碰到误触发、阻尼振荡、过冲、欠冲、串扰等信号完整性问题。本文将探讨它们的形成原因、计算方法以及如何采用IBIS仿真方法解决这些问题。
1 信号完整性定义
信号完整性（Signal Integrity，简称SI）指的是信号线上的信号质量。信号完整性差不是由单一因素造成的，而是由板级设计中多种因素共同引起的。破坏信号完整性的原因包括反射、振铃、地弹、串扰等。随着信号工作频率的不断提高，信号完整性问题已经成为高速PCB工程师关注的焦点。
2 反射
2．1 反射的形成和计算
传输线上的阻抗不连续会导致信号反射，当源端与负载端阻抗不匹配时，负载将一部分电压反射回源端。如果负载阻抗小于源阻抗，反射电压为负；如果负载阻抗大于源阻抗，反射电压为正。反射回来的信号还会在源端再次形成反射，从而形成振荡。现以图1所示的理想传输线模型为例，分析与信号反射有关的重要参数。
图1，理想传输线L被内阻为R0的数字信号驱动源Vs驱动，传输线的特性阻抗为Z0，负载阻抗为RL。如果终端阻抗（B点）跟传输线阻抗（A点）不匹配，就会形成反射，反射回来的电压幅值由负载反射系数ρL决定。Ρt可由式（1）得出：
ρL=（RL-Z0）/（RL+Z0） （1）
从终端反射回的电压到达源端时，可再次反射回负载端，形成二次反射，此时反射电压的幅值由源反射系数ρs决定，ρs可由式（2）得出：
ρs=(R0-Z0)/(R0+Z0) (2)
精确计算反射系数和反射电压的关键是确定传输线的特征阻抗，它不仅仅是印制线的电阻。当印制线上传输的信号速度超过100MHz时，必须将印制线看成是带有寄生电容和电感的传输线，而且在高频下会有超肤效诮和电介质损耗，这些都会影响传输线的特征阻抗。按照传输线的结构，可以将它分为微带线和带状线。
2．1．1 表情微带线的特性阻抗
微带线是位于接地层上由电介质隔开的印制导线，其模型如图2所示。印制导线的厚度、宽度、印制导线与地层的距离以及电介质的介电常数决定了微带线的特性阻抗。计算公式如下：
式中，Z0是微带线的特性阻抗（Ω），w是印制导线宽度（英寸），t是印制导线厚度（英寸）,h是电介质厚度（英寸），εr是印制电路板电介质的相对介电常数。
2．1．2 层间带状线的特性阻抗
带状线是介于两个接地层之间的印制导线，其模型如图3所示。它的特性阻抗和印制导线的宽度、厚度、电介质的介电常数以及两个接层的距离有关。特性阻抗的计算公式如下：
式中，Z0是微带线的特性阻抗（Ω），w是印制导线宽度（英寸），t是印制导线存度（英寸），h是电介度厚度（英寸），εr是印制电路板电介质的相对介电常数。
2．1．3 非对称带状线的特性阻抗
非对称带状线模型如图4所示。
式中，Z0是微带线的特性阻抗（Ω），w是印制导线宽度（英寸），t是印制导线存度（英寸），h是电介质厚度（英寸），c是印制导线之间的距离，εr是印制电路板电介质的相对介电常数。
2．2 反射引起的问题及解决方法
由于存在传输线效应，从反射的角度来看，会出现以下信号完整性问题：
（1） 信号反射形成信号振荡。反射回来的信号会在源端和终端之间形成多次反射，加上传输线效应引起的过大的电感和电容，会导致信号振荡，即在一个逻辑电平附近上下震荡。这种现象尤其会出现在周期性的时钟信号上，从而导致系统失败。
（2） 信号反射会形成信号过冲和下冲。虽然一般来说每个信号的输入端都具有保护作用的齐纳二极管，但过程电平有效会远远超过元件电源电压范围，损坏元器件。
（3） 多次跨越逻辑电平门限。信号在跳变的过程中可能多次跨越逻辑电平门限，它是信号振荡的一种特殊的形式，即信号的振荡发生在逻辑电平门限附近，多次跨越逻辑电平门限会导致逻辑功能紊乱。
解决反射的根本办法是使信号具有良好的终端匹配，控制传输线的长度。同时也可利用IBIS仿真对系统信号进行优化。
3 串扰
3．1 串扰的形成和计算
在高速信号系统设计中，反射属于单信号线现象，当然包括地平面问题。但串扰不同，它是两条信号线之间以及地平面之间的耦合，所以又称为三线系统。形成串扰的根本原因是信号变化引起周边的电磁场发生变化，特别是对于高速信号，信号的上升和下降沿的时间可以达到ps级，高频分量非常丰富，信号线之间的寄生电容和电感容易成为串扰信号的耦合通道。下面以图5所示的传输线耦合模型为例进行分析。传输线上分布着电感分量和电容分量，所以整个信号之间的串扰由两部分组成，即容性耦合干扰和感性耦合干扰。容性耦合干扰是由于干扰源（Aggressor）上的电压变化在被干扰对象（VICtim）上引起感应电流从而导致的电磁干扰，而感性耦合干扰则是由于干扰源上的电流变化产生的磁场在被干扰对象上引起感应电压从而导致的电磁干扰。感性串扰和容性串扰的基本分析公式如下：
Xtalk(ind)=(Lm)/(Ra×Tr) (6)
式中，Lm是互感，Ra是干扰源的终端匹配电阻，Tr是信号上升沿的时间。
Xtalk(cap)=(Ra×Cm)/Tr (7)
式中，Cm是耦合电容，Ra是被干扰对象的终端匹配电阻，Tr是信号上升沿的时间。
3．2 影响因素
从上面的公式可以看出，串扰的大小与很多因素有关，如信号的速率、信号的上升沿和下降沿的速率、PCB板层的参数、信号线间距、驱动端和接收端的电气特性及线端接方式等。
3．2．1 串扰线平行长度和间距对串扰的影响
印制电路板基材与两面的印制导线可看作一个电容器，其电容C可用平板电容器的计算公式来粗略地计算。
C=0.886εr(A/b)(pF) (8)
式中，A是两面导线重叠的面积（mm2），b是层压板电介质厚度（mm），εr是压板的相对介电常数。
本文关键字：暂无联系方式制版技术，电子制作 - 制版技术
