图3中SYNC脚用来实现两个或多个ISL6443控制器的同步。使用时需接下拉电阻，不用时将其与VCC_5V相连。
www.55dianzi.com
2.2 PCB布局考虑
布局对基于ISL6443的DC-DC转换器的成功实现非常关键。ISL6443工作在高频模式下，开关时间非常短，在这种开关频率下，即使最短的连线也会产生较大的阻抗。同时，峰值门驱动电流也会在极短的时间内显著升高。电流从一个器件到另一器件的转换速度引起互连阻抗和寄生电路元件上的电压尖脉冲。该电压尖脉冲会降低效率，产生EMI，增加过压应力和阻尼振荡。仔细考虑PCB板布局，可使电压尖脉冲的值最小。针对以上考虑总结了几点布局上需注意的地方[4]：
(1)输入电容、高端FET、低端FET、电感和输出电容应首先放置。将输入高频去耦电容放在非常靠近MOSFET的地方。
(2)在IC附近建立一个小的模拟接地平面。将SGND脚接至该平面，包括反馈电阻、电流极限设置电阻以及SDx下拉电阻的所有小信号接地端都接至SGND平面。
(3)高电流接地端PGND与小信号接地端SGND必须分开，在靠近IC的地方将SGND和PGND相连。
(4)确保从输入电容到MOSFET、输出电感和输出电容的电流通路尽可能短，同时有最大的容许线宽。
(5)将PWM控制器靠近低端FET 放置。LGATE 的连接应该较短而且较宽。IC最好放置在无噪声接地的地方。
(6)将VCC_5V旁路电容接在非常靠近VCC_5V脚的地方，将它的接地端接至PGND上。将门驱动元件自举二极管和自举电容放在接近IC的地方。
(7)输出电容应尽量靠近负载。用短而宽的覆铜层连接输出电容和负载，避免产生感抗和阻抗。
3 实验数据分析与验证
利用Catena公司提供的SIMetrix/SIMPLIS仿真工具实现了该 电源方案 的分析和验证，具体方法可查阅参考文献[6][7][8]。
图4所示为ISL6443三路输出电压波形，PWM控制器门驱动器的电压上升和下降时间均为18ns左右。因此，三路输出电压能在极短的时间内达到稳定值，从而满足了 FPGA 的性能要求。
图5所示为两个PWM控制器的输出波形。图中可以看出，ISL6443的两个PWM控制器呈180°异相工作，以减小输入纹波电流。这降低了对输入电容纹波电流的要求，减小了电源的感生噪声，同时也提高了EMI抗干扰性能。
图6所示为ISL6443软启动仿真波形。软启动功能使转换器的输出被监控，得到过载、短路和欠压保护。输出持续过载会使PGOOD置低，从而进入软启动模式，直到过载现象消除为止。
本文利用InterSIL高效三输出同步补偿稳定器实现了 Stratix TM FPGA的电源系统设计，并且进行了一系列的仿真分析与验证实验。实验表明该设计方案合理有效，易于实现，有较好的参考价值和实用价值。
参考文献
[1] Stratix device handbook，Volume 1.ALTEra Corporation，2005，7.www.altera.com.cn.
[2] Power management design guide for Altera? FPGAs and CPLDs.national Semiconductor，2005，3.www.national.com.
[3] Intersil solutions for precise power delivery to Altera FPGAs.Intersil Corporation，2006，4.www.intersil.com.
[4] ISL6443 Data Sheet.Intersil Corporation，2006，8.www.intersil.com.
[5] Getting Started with iSim and iSim：PE.Intersil Corporation，2006，2.www.intersil.com.
[6] SPICE and Mixed mode simulation user′s manual.Catena SOFtware Ltd.，2005，4.www.catena.uk.com.
[7] SPICE and mixed mode simulation simulator reference manual.Catena Software Ltd.，2005，4.www.catena.uk.com.
[8] Advanced power system simulation SIMPLIS reference manual.Catena Software Ltd.，2004，4.www.catena.uk.com.
www.55dianzi.com
本文关键字：电源 DSP/FPGA技术，单片机-工控设备 - DSP/FPGA技术
