由两个与非门互耦而成的RS锁存器【图4.2.2（a）】是各种触发器的基本单元电路，它有两个低电平有效的数据输入端(S：置位输入；R：复位输入)和一对互补的数据输出端(Q和Q)。Q=1,Q=0时，锁存器处于置位状态；Q=0,Q=1时，锁存器处于复位状态。S 和 R 有四种组合，如果S无效，R无效，锁存器的状态将与初态相同；如果S有效，R无效，锁存器的状态将为Q=1,Q=0；如果S无效，R有效，锁存器的状态将为Q=0,Q=1；如果S有效，R有效，锁存器的状态将是不确定的。如何理解最后一种输入组合呢？
图4.2.2 用与非门组成的基本RS触发器
（a）电路结构
RS锁存器可以（并且只可以）存储一个二进制位，要么存储1，要么存储0。如果我们想存储1，就在 S 端加上一个负脉冲。所谓的负脉冲，就是一个由高电平跳变到低电平，然后再由低电平跳变到高电平的信号。当 S 由高电平跳变到低电平时，S=0，R=1，Q=1,Q=0，锁存器的状态为1；当 S 由低电平跳变到高电平时，S=1，R=1，锁存器的状态保持不变，仍为1。换句话说，负脉冲到来时，锁存器的状态为1；负脉冲消失后，锁存器维持这个一状态。同理，如果我们想存储0，我们就在 R 端加上一个负脉冲。那么，同时在 S 端和 R 端加上负脉冲是什么意思呢？难道既要存储1，又要存储0？显然，这种要求在逻辑上是矛盾的，也是无法实现的。我们不可能提出这种无理要求。那么，这种输入组合又是怎么出现的呢？哇！一定是干扰（或噪声）在作怪！干扰的存在，可能会使锁存器误动作。假如我们要存储“1”，我们就在S端加上一个负脉冲P1当P1到来时，S=0，R=1，Q=1,Q=0。如果P1结束前，在 R 端出现一个干扰脉冲P2，那
本文关键字：触发器 电子技术，电工技术 - 电子技术
上一篇：施密特触发器
