一般讲，数字电路的输出端可以悬空，但多余的输入端不得悬空(TTL电路例外)，但在数字电路与放大电路混合使用的电路板上，悬空的输入端对于干扰比较敏感，所以最好不用此方法，这是因为器件虽有输入保护网格，但保护范围有限，但外界的静电较强时，仍会击穿MOS管栅，源极间的绝缘层。即使没有静电致损的问题，CMOS电路的高输入阻抗(大于10(9)—10(12)Ω)，亦极易感应外界的干扰噪声，使得正常的逻辑功能不起作用或功耗增大，导致器件发热。
一般出现多余输入端的多是逻辑门电路，应按不影响使用端的逻辑功能和保证电路工作稳定的原则来处理。通常，是按逻辑要求接“1”高电平或“0”低电平。例如，对与门和与非门，多余端应接“1”；对或门和或非门，多余端应接“0”。对于同一个门的多余端亦可使用并联，但这样的做法缺点是输入电容变大，直流噪声容限变坏。而且，当并接的输入端为高电平时，输入电流值随并联的输入端数成比例地增加，这样就限制了所带负载的能力。
处理多余输入端最好的方法是，将不用的输入端并联后通过一只电阻再接到电源正极上去，这时抗干扰比较有利，但要求使用的电源电压稳定，否则电路工作速度变慢。
本文关键字：暂无联系方式数字电路，电子学习 - 基础知识 - 数字电路
上一篇：数字电路的焊接与存放
