您当前的位置:五五电子网电子知识电子制作制版技术嵌入式开发技术PCB Layout指南 正文
嵌入式开发技术PCB Layout指南

嵌入式开发技术PCB Layout指南

点击数:7416 次   录入时间:03-04 12:02:19   整理:http://www.55dianzi.com   制版技术
 
  6.5 晶振电容的地直接连接至 Modem的GND引脚,不要使用地线区域或地线走线来连接电容和Modem的GND引脚。
 
  7. 使用EIA/TIA-232接口的独立Modem设计7.1 使用金属外壳。 如果须用塑料外壳,应在内部贴金属箔片或喷导电物质以减小EMI. 7.2 各电源线上放置相同模式的Choke. 7.3 元器件放置在一起并紧靠EIA/TIA-232接口的Connector. 7.4 所有EIA/TIA-232器件从电源源点单独连接电源/地。电源/地的源点应为板上电源输入端或调压芯片的输出端。
 
  7.5 EIA/TIA-232电缆信号地接至数字地。
 
  7.6 以下情况EIA/TIA-232电缆屏蔽不用接至Modem外壳;空接;通过Bead接到数字地;EIA/TIA-232电缆靠近Modem外壳处放置一磁环时直接连到数字地。
 
  8. VC及VREF电路电容走线尽量短,且位於中性区域。
 
  8.1 10uF VC电解电容正极与0.1uF VC电容的连接端通过独立走线连至Modem的VC引脚(PIN24)。
 
  8.2 10uF VC电解电容负极与0.1uF VC电容的连接端通过Bead後用独立走线连至Modem的AGND引脚(PIN34)。
 
  8.3 10uF VREF电解电容正极与0.1uF VC电容的连接端通过独立走线连至Modem的VREF引脚(PIN25)。
 
  8.4 10uF VREF电解电容负极与0.1uF VC电容的连接端通过独立走线连至Modem的VC引脚(PIN24);注意与8.1走线相独立。
 
  VREF ——+——+┿ 10u ┿ 0.1u VC ——+——+┿ 10u ┿ 0.1u +——+——~~~~~——+ AGND使用之Bead应满足:100MHz时,阻抗=70W;;额定电流=200mA;;最大电阻=0.5W. 9. 电话和Handset接口9.1 Tip和Ring线接口处放置Choke. 9.2 电话线的去耦方法与电源去耦类似,使用增加电感组合体、Choke、电容等方法。但电话线的去耦比电源去耦更困难也更值得注意, 一般做法是预留这些器件的位置,以便性能/EMI 测试 认证时调整。
 
  9.3 Tip和Ring线到数字地间放置耐压高的滤波电容(0.001uF/1KV)。



上一页  [1] [2] 


本文关键字:技术  嵌入式开发  制版技术电子制作 - 制版技术