您当前的位置:五五电子网电子知识单元电路运算放大器一种基于PWM的CMOS误差放大器的设计 正文
一种基于PWM的CMOS误差放大器的设计

一种基于PWM的CMOS误差放大器的设计

点击数:7277 次   录入时间:03-04 11:59:53   整理:http://www.55dianzi.com   运算放大器

i.JPG


    对电路进行交流增益仿真,观察电路增益和单位增益带宽,结果如图4所示。
    根据交流仿真结果可知,电路0 dB带宽达到55.5 MHz,电压开环增益约67.2 dB,相位裕度为180°-96.97°≈83.0°。
    共模抑制比CMRR是放大器对输入端共模信号的抑制能力,其计算表达式为
    j.JPG
    其中Avd表示差模增益,Avc表示共模增益。把运算放大器连接成单位增益负反馈的模式,在运算放大器的同相和反相输入端加上相同的交流电压,进行交流仿真,得到的仿真结果如图5所示,该曲线是1/CMRR,因此可以得到运算放大器的低频共模抑制比为49.17 dB。

k.JPG


    电源抑制比PSRR是衡量电路对电源噪声的抑制能力,把运算放大器连接成单位增益负反馈的模式,仅在供电电压源上增加1 V的交流电压,测试结果如图6所示,该曲线是1/PMRR,因此运算放大器的低频电源抑制比为71.39 dB,各项指标达到预期要求。

l.JPG



4 结论
    为解决PWM控制器中输出电压与基准电压的误差放大问题,本文设计了一款高增益,宽带宽,输出摆幅可以控制的新型误差放大器。通过在二级放大电路中间增加一级缓冲电路,克服补偿电容的前馈效应,同时消除补偿电容引入的零点。通过交流仿真验证,电路0 dB带宽达到55.5 MHz,电压开环增益约67.2 dB,相位裕度为83.0°上升建立时间和下降建立时间分别为6.7 V/μs和5.7 V/μs,共模抑制比和电源抑制比分别为49.17 dB和71.39 dB。其突出优点是自顶向下设计,每一个器件的具体参数先通过手工计算再用软件仿真逐步调整获得,查找和修改错误方便,具有较大的灵活性。该误差放大器已经成功运用到PWM芯片中,其独特的结构使得PWM的最大输出占空比和最小输出占空比可以控制,大幅提升了芯片系统的整体性能。



上一页  [1] [2] 


本文关键字:放大器  运算放大器单元电路 - 运算放大器