富士通开发的新电晶体结构具有多项关键特性。电晶体的汲极周围有一个「轻微掺杂汲极」(lightly doped drain；LDD)区域，覆盖在闸极上。这种设计能降低水准延伸至汲极的电场，以及延伸至闸极氧化层的电场，故能提高击穿电压。
电晶体通道中的杂质(dopant)，呈侧面渐层分布。这种模式能降低通道中汲极侧的掺入杂质密度，进而限制了汲极 电阻 的提高幅度，此电阻是导通电阻(on-resistance)的主要来源。它亦降低水准延伸至汲极的电场，进而提高击穿电压。
要提高CMOS电晶体击穿电压，传统的作法是拉大闸极与汲极之间的间距。这种新开发的技术比传统方法更能有效抑制导通电阻，而且不必拉大间距。此外，这种新结构技术与 3.3V I/O电压的标准电晶体维持极高的相容性，因为它仅需要几个额外的步骤，以生成LDD区域以及客制化通道区域。
藉由采用45纳米制程技术把新型电晶体技术套用到3.3V I/O标准电晶体，富士通开发出第一个把击穿电压从6V提高到10V的电晶体。在电晶体结构方面，为了让新电晶体适合用在功率放大器，在最高震荡频率43GHz下1mm (0.6W/mm)闸极宽度达到0.6W功率输出，如此效能足以作为WiMAX的 电源 电晶体。
富士通新开发的高电压电晶体，可让业者更容易开发出具备高击穿电压、且适用在功率放大器的CMOS逻辑电晶体，将功率放大器与 控制电路 整合在单一芯片中，实现低成本、高效能功率放大器 模组 的目标。
