正射极耦合逻辑(PECL)是成帧器高速I/O的标准逻辑电平，这种输出方式耗电较大，为降低功耗需采用一些间接的解决方案。Maxim推出的 MAX3881、MAX3891复用/解复用器的并行通道采用单端PECL I/O，可有效解决上述问题，但在单端与差分接口之间连接时需注意未使用的I/O端必须适当连接。
差分PECL输出成帧器IC与MAX3891的接口
MAX3891 具有单端PECL输入，与差分PECL输出的成帧器连接时，成帧器不用的输出必须加终端匹配，在不用的反相输出端接匹配电阻使差分输出负载趋于平衡，减小输出偏差。MAX3881内部带有与图2相同的自适应放大器，通过确定PECL摆幅的共模电压设置单端数据输入的0/1判决门限。
图1提供了一种通用的接口连接，选择适当的上拉、下拉电阻确保戴维南等效电源的内阻为50Ω、电压为（VCC - 2V）。可参考下式设置上拉、下拉电阻：
上拉电阻 = 50 x Vcc / (Vcc - 2V);下拉电阻 = 25 x Vcc
Vcc = 3.3V时，上拉电阻= 127Ω，下拉电阻= 82.5Ω。建议选用精度为1%的电阻，以减小数据线之间的非平衡度。未选用的数据输出端(反相端)匹配电阻应使该端输出约14mA的直流。PECL共模电压的典型值为Vcc - 1.3V，为输出14mA电流，匹配电阻应为：(Vcc-1.3V）/14mA，Vcc = 3.3V时，终端电阻为143Ω。
MAX3881与差分PECL输入成帧器IC的接口
当单端PECL输出的MAX3881与差分PECL输入的成帧器芯片连接时，未使用的成帧器芯片输入端必须驱动在MAX3881 PECL输出摆幅的共模电压。当IN+ > IN-时,成帧器判定为逻辑“1”；IN+ < IN-时,判定为逻辑“0”。如果不用的输入端IN-未被设置在适当的电平，将导致较大的误码率。MAX3881具有差分PCLKO输出，采用图2电路确定PECL摆幅的共模电压并驱动成帧器未使用的输入端。图2电路提供的方案可跟踪任何由于温度、电源电压的变化所导致的PCLKO共模电压的偏移。同样，选择上拉、下拉电阻使戴维南等效电源的内阻为50Ω、电压为(Vcc - 2V）。Vcc = 3.3V时，上拉电阻为127Ω，下拉电阻为82.5Ω。
另一解决方案是用电阻分压网络提供直流参考电压，如图3。该电路无法跟踪PECL共模电压的偏移，距理想参数有一定偏差。图中滤波电容可减小因串扰或耦合引入的噪声，该方案会在恢复信号中产生PWD(脉宽失真），使输入级的最小建立时间和保持时间增大。
计算PWD
当MAX3881与差分输入成帧器连接时，由于这些输入端直接影响输入级的0/1判决门限(图4），如果未使用的输入端没有设置在适当的直流电平，将使输入数据产生脉宽失真。
为避免建立时间和保持时间的影响，需计算输入信号的PWD以便对建立时间和保持时间作相应的调节。假设在最差情况下，MAX3881的PECL输出上升时间与下降时间为1ns（20～80%），输出摆幅最小值为530mVp-p，则：
设共模电压偏离(Vcc - 1.3V）的最大值为±150mV，则信号的最大PWD为：
由上式可知：为避免建立时间和保持时间的影响，应使建立时间和保持时间延长377ps。
值得注意的是以上计算基于最差的条件，特别是数据通过眼图中心的斜率以20～80%的电压摆幅除以20～80%的上升时间或下降时间进行估算，而通常靠近数据中心处的斜率要远远高于顶部或底部的斜率，这将使电压偏差产生的PWD大大减小。
本文关键字：暂无联系方式接口电路，单元电路 - 接口电路
