（二）高频头电路
本频道增补器是采用日本进口的高频头，具有48~550MHz的输入频率带宽，频率稳定，内有1.3GHz的锁相环电路和调谐电路。高频头与单片机的连接如下图。④脚为时钟信号，②脚为数据信号。③脚的4M晶振供里面的1.3GHz的锁相环电路用。④和⑤脚的电压供里面的锁相环电路用。+12V供高频头电路使用。
现在来看看高频头电路里面的结构，该图是里面的1.3GHz锁相环电路，其功能是由MOTOROLA公司产生的MC44802芯片来完成的。从该图可看出，可编程分频器、鉴相器、低通滤波器构成了锁相环路。调谐器的本振的一路送往混频级，另一路送往可编程分频器n分频，输出频率为fosc/nl．此信号送往鉴相器。MC44802内有参考频率为4M的振荡器，经内部的m分频后产生频率为f1=4M/m，该信号也送往鉴相器，参考频率的分频器也可编程。如上所述，鉴相器将使两路信号满足如下关系：
fosc=nl/m×4M通过分频系统nl，m的控制，从而控制了本振频率。
现介绍MC44802的用法：
该芯片通过数据线和时钟线来获得频率转换制信息。这些控制信息包括一个地址和两个字节的数据或四个字节的数据。数据传送的四种形式和每一种缩写字的含义如下：
数据传输过程见下图。
下图列出芯片工作所需五个字节的信息：有一个地址，两个字节控制和波段信息和两个字节的频率信息。
在地址后面，芯片只能接收两个或四个数据字节，如果有三个数据字节被接收，则第二个数据字节将被忽略，如果有五个或更多的数据被接收，则第四个数据后的所有数据将被忽略，在每一个地址字节和数据字节最后必须有一个ACK脉冲，每一数据字节和第三数据字节有一个功能位，使该芯片能区分定义参考分频器的分频率。
四个分频率与RO、R1的对应关系，请参阅下表。
波段信息：
在本设计里只用到B7，B6，85。当他们为“1”时，三极管截止，该位所对应的波段将被切断，当为“0”时，三极管饱和导通，则该位所对应的波段将被接通。B7对应UHF波段．86对应VHF波段．B5对应增补波段。
可编程分频器：
最小分频率：17
再来介绍一下高频调谐电路，见下图
从用户终端来的信号经带通滤波器，滤去48～550M以外的信号，与第一本振信号(662.5～1156MHz)混频，通过第一中频带通滤波器滤出第一中频（图象载频612.75MHz．声音载频 606.25MHz)，再经第一中频放大器，经过第一中频带通滤波器，与第二本振信号（662.5MHz，使用晶振）混频，产生第二中频(图象49.75MHz．声音56.25MHz)，由第二中频带通滤波器获得，再放大，再经第二中频带通滤波器输出。第一本振是受44802的锁相环控制，由于锁相环电路的参考频率振荡电路使用石英晶体，因此第一本振与其有同样稳定度和准确度，因此第一本振信号的稳定度和准确度都很高。第一本振信号必须进行两级放大才能进入混频器，因为第一本振从662.5MHz到1156MHz频率很高，放大倍数做不大。第二本振直接采用石英晶体，因此它的稳定度和准确定也很高。这样就保高频头良好的电气特性。
用两个连续的8位编码数标明地址，由加到Cl、C2和C3的3位编码选择7种模式（接收地址、接收数据、更换数据输出、擦除、写入、读出和待机），通过内部负书写脉冲存储数据，即通过有选择的隧道向MNOS存储器晶体管绝缘栅的Si02-Si2N4界面充电。
M58655P的集成电路具有以下特点：①逐字的电可改写；②非易失数据存储至少10年；③写入抹去时间为一字20ms;④典型的电源电压为-30V和+5V；⑤抹去一写入的次数至少为105次；⑥不刷新读数存取的次数至少为109次；⑦5VI/O接口。
下面对串行M58655P的工作情况作介绍：当C1、C2、C3三位控制线电位不同组合时可构成8种工作方式，其情况如下表所示。
除最后一种未用外，各种方式如下：
(1)准备。当处于准备方式时，C1、C2、C3均为高电平，此时存储器不进行任何操作，内部也处于停止状态，使电路前一方式处于稳定，以便进行下一步。此状态一般为5个时钟周期。
(2)输入地址。C1、C2、C3为H、L、L。其情况见下图的工作状态。
共占16个时钟周期，地址码以串行方式输入，也占16个时钟周期，每一周期为一位串行码，前8位为高位，后8位为低位，即可组成00~77（8进制J的地址码，图14中地址码所代表的数为21。
(3)输入数据。C1、C2、C3为L、L、Lo无论存数或读数，数据均占16个时钟周期，即16位。每一个频道共有四个字节的数据，频率低位信息字节和频率高位信息字节构成一个字，控制信息和频率信息字节构成一个字。
