无奈,但没能通过EDA Netlist Writer,查找错误信息,简单六行:
主要错误:
Error:CAN''t generate netlist outout files because the file"C:/aLTEra/72/ip/fft/lib/auk_DSPip_math_pkg_fft_72.vhd" is an OpenCore Plus time-limited file.
生成网表输出文件出错。OpenCore Plus time-limited ,在之前进行的一系列设置里(settings)ENA Netlist Writer options里选择的是第三方仿真软件modelsim,缘故就出在此。在没有授权时opencore是不允许生成Netlist的,更改设置:settings里EDA Tool Settings —>Simulation选择“none”,重新编译,通过。
接下来,理清管脚关系,进行仿真。
本文关键字:解决方案 嵌入式系统-技术,单片机-工控设备 - 嵌入式系统-技术
上一篇:多处理器内核的三种设计方案