不过对于大多数应用来说，只需要确保状态机能够妥善地处理未使用的状态并在进入非法状态时能够正确地恢复。要做到这一点有两种主要的方法。第一种方法是使用综合工具实现一个安全的状态机。综合工具通常会插入额外的逻辑，用于检测非法状态并将状态机返回到有效状态。第二种方法是加强对实现逻辑的控制，声明所有2的幂次方状态机的状态，并使用另一属性来确保即便是在没有入口条件下，2的幂次方状态机的状态也不会被优化掉。这意味着除非出错(单粒子翻转等)，状态机内部的任何条件都不会进入状态。下面的代码显示了通过使用属性以防止清除未使用的状态。
TYPE state IS (idle, led_on, led_off) ;
SIGNAL current_state : state := idle;
ATTRIBUTE syn_keep BOOLEAN;
ATTRIBUTE syn_keep OF current_state :
SIGNAL IS TRUE”;
简而言之，安全高效的状态机设计对于任何使用FPGA的工程师而言都是一项重要技能。选择Moore状态机、Mealy状态机还是混合机取决于整个系统的需求。无论选择哪种类型的状态机，充分掌握实现方案所需的工具和技巧，将确保您实现最佳解决方案。
本文关键字：暂无联系方式DSP/FPGA技术，单片机-工控设备 - DSP/FPGA技术
