摘要:针对传统磁通门信号处理电路中模拟元件的缺点,设计一种基于现场可编程门阵列(FPGA)的数字磁通门系统。整个系统采用闭环结构,由激励产生模块、信号处理拱块和负反馈模块组成。外围模拟电路用高速D/A、A/D芯片取代,有利于系统温度稳定性的提到。FPGA内的数字逻辑实现了磁通门信号解算、激励正弦信号发生、D/A、A/D输入/输出串并转换的功能,首先用硬件描述语言(HDL)设计并仿真,然后下载、配置到FPGA中,调试完成后进行实验,通过实时处理双铁芯磁通门传感器探头输出信号对系统进行测试。实验结果证实了系统功能的正确性。闭环结构的采用提高了系统信号梯度线性度,与模拟系统相比,基于数字逻辑的设计温度性能更稳定,更易于小型化,可移植性更强。
关键词:磁通门;现场可编程门阵列;硬件描述语言;信号梯度线性度
引言
磁通门传感器最早于1935年发明并投入应用,用于静态或者低频变化的弱磁检测,拥有其他磁敏元件难以媲美的灵敏度和可靠性,在磁场测量领域一直占据着不可替代的位置。磁通门传感器适用于地磁或人体磁场的检测,在航空、航天、地质勘探、医疗卫生等领域有着广泛的应用。
磁通门传感器探头通常采用类似于变压器的双铁芯结构,利用软磁铁芯变化磁导率的特性将被测磁场调制成激励信号的偶次谐波。信号处理系统对探头输出加以处理,从中提取与被测磁场大小相关的信号,转换成直流量并输出。
传统的磁通门信号处理电路采用模拟元器件,温度性能严重地受到影响,且很难小型化,可移植性也很差。与之相比,现代数字磁通门系统,温度性能稳定,体积小,可移植性强。根据应用的具体情况,可选的实现方式多样,有单片机、可编程数字逻辑,或数字信号处理(DSP)芯片等。
FPGA(FiELD Programmable Gate Array)是一种高速的可编程逻辑芯片,具有其他设备难以比拟的灵活性,其大部分引脚的功能、内部电路结构完全由用户根据需要定义。FPGA器件具有很高的实用价值,一方面可以作为专用集成电路的替代品,直接在最终产品中使用,另一方面,也可以在专用集成电路开发流程中,做行为验证工具。
在本文中,描述了一种基于FPGA的磁通门系统的实现,系统采用闭环结构,对磁通门传感器探头输出的数据进行实时处理,提取出反映被测低频磁场大小的直流信号。
1 磁通门系统结构和工作原理
如图1所示,整个系统的硬件包括磁通门传感器探头,DAC,ADC和FPGA。功能上可分为传感器激励源、磁通门信号解算、负反馈回路三个模块。
FPGA内的正弦激励发生电路和外部DAC一起构成传感器激励源模块。高速ADC和FPGA内的A/D接口、相敏整流、低通滤波电路构成磁通门信号解算模块。积分放大、D/A接口、高速DAC,以及反馈网络共同构成了负反馈模块。
4.3 磁通门信号解算和积分放大
磁通门信号的解算是FPGA内数字逻辑最核心的功能,由相敏整流器、基准发生器和FIR数字滤波器三部分共同实现,如图2所示。
相敏整流器由数据转换器和数据选择器构成。数据转换器.Mdfr将输入u(n)转换成补码形式。输出v(n)是输入u(n)或者其补码,由基准h(n)当前的值决定。实际上,电路的功能等价于将u(n)和在1和-1间交替变化的数列相乘,也就是说,v(n)是u(n)以h(n)为基准相敏整流的结果。
基准发生器Nrm为相敏整流器提供基准h(n)。对50 MHz时钟进行分频,产生与二次谐波磁通门信号同频率,即6.103 MHz的方波,通过控制信号Ctlr调整相位,使基准的相位和二次谐波磁通门信号的相位对其相敏整流的效率最大化。
低通滤波器Sinc_Fltr是N点sine滤波器的FIR形式,传输函数是:
信号流图如图3所示。
由于二次谐波磁通门信号一个周期采样128点,因此N=128;按照图3所示的信号流图,128点sinc滤波器由127个加法器和128个寄存器组成。为防止溢出,加法器和寄存器宽度为16+log2 8=24位,最后一级输出的高16位作为滤波器的输出。实现了低通滤波的功能。
积分放大由积分器Intgtr实现,结构如图4所示。为防止溢出,采用32位的加法器和寄存器。加法器的一个输入端是低通滤波器的输出,另一个是累加和。在闭环系统中,积分器输出的低16位是反映被测磁场大小的数字量。
5 实验和结果
使用双铁芯结构磁通门探头感应被测磁场,磁场强度从0μT变化到25μT。首先去掉积分模块打开反馈回路,对开环结构的前向通道进行测试,然后加入积分模块和闭合反馈回路,对闭环系统进行测试。两次实验的输入/输出关系如图5所示,图中“o”是开环结构的结果,“+”是闭环结构的结果。
本文关键字:传感器 DSP/FPGA技术,单片机-工控设备 - DSP/FPGA技术