基于FPGA的二值图像连通域标记快速算法实现

图4 快速标记算法FPGA实现的硬件结构

　　图4所示快速标记算法FPGA实现的硬件结构，主要由二值视频流延迟FIFO串并转换、逆时针标记单元、归并数据传输接口、水平方向标记归并单元、标记等价关系表、标记等价关系整理单元、图像标记代换等单元构成。

　　FPGA内部视频流采集单元，根据分割阈值对采集来的灰度数据进行二值化，输出二值视频流；通过延迟FIFO的串并转换，将串行的二值视频数据流转换成两行并行的数据；逆时针方向标记单元利用移位寄存器对接受来的并行数据流组成图2所示窗口，在窗口内对数据进行逆时针的连通性检测，生成初始的等价关系表并且对像素数据进行临时标记；水平方向标记归并单元紧接在逆时针方向标记后，对初始标记后的像素数据通过移位寄存器组成如图3所示的数据窗，对数据窗中的数据在水平方向进行标记等价性判断，归并属于同一区域的标记值，并且追踪置换标记等价关系表，把在此以前的等价标记值全部统一成最小的标记值，最后把归并后的并行标记视频流存入后续双端口RAM组成的存储器组中；外部双端口RAM在下一行视频数据流处理时把标记好的上一行像素数据存入到外部双端口RAM中。

www.55dianzi.com 　　一帧图像数据标记完毕后，在视频数据的间隙对等价关系表数组进行整理归并，等到下一帧视频数据传输时，从外部双端口RAM中取出上一帧数据进行标记图像代换完成最终的图像标记。

　　标记缓存采用乒乓结构通过 FPGA 中的双端口RAM构成，标记两行图像数据的同时外部双端口RAM接口对已标记的一行图像数据进行存储。图5所示标记缓存结构，乒乓结构标记缓存模块一共用了3个384*10bit的双端口RAM，每个双端口RAM对应一行图像标记数据，依靠水平方向归并单元和外部DPRAM接口交互进行数据存储，当水平方向归并单元同时存储其中两个双端口RAM时，外部DPRAM接口对剩余的第三个双端口RAM进行存数操作，构成标记缓存乒乓结构存储操作。外部存储接口用像素时钟的4倍频对缓存中的数据进行搬移，确保在其余两个双端口RAM标记完毕后外部数据也搬移完毕。实验证明在一行标记数据传输时间里可以完成3行标记数据搬移。

图5 标记缓存结构

　　为了满足标记的实时流水线处理，外围双端口RAM也采用乒乓结构。在对一帧图像标记数据存储的同时取出数据进行标记图像代换，并且在取数的过程中完成对标记结果图像的形状的识别，外围双端口RAM的

内部构造如图6所示，把外围双端口RAM设成图像帧A、B两个区，利用两个数据地址端口同时对A、B两个区进行操作。因此标记算法整体延时一帧视频数据传输时间，具有很强的实时性。

4 实验结果与分析

　　图7、8、9、10给出对4幅384×288二值红外图像的标记结果，由于本文设计针对天空中飞行目标，因此剔除图像边缘（对于图像边缘的背景目标不标记，致为0值）；统一了标记算法规则，减小了边缘背景对目标识别的影响。

　　图7、8、9、10所示均为在多云背景的天空中含有飞机编队，对于形状各异的云层具有复杂的复连通关系，产生复杂的等价表操作，最终被正确地赋予相同的标记。仿真结果相关数据示于表1。其中，FPGA工作时钟为100 MHz；n为连通区域个数；N（MAX）为最大临时标记；T1为TI公司的6416DSP通过传统的收敛标记算法执行时间；T2为TI公司的6416DSP通过本文设计的快速标记算法执行时间；T3为FPGA通过本文设计的快速标记算法执行时间。

图6 外围双端口RAM的内部分区

　　仿真结果证明，传统的收敛标记算法以软件方式运行于TI公司DSP6416系统中时，算法处理速度不确定，取决于图像中连通域的形状和数量；本文中描述的二值分割图像标记快速算法以软件方式运行于TI公司DSP6416系统中时，算法处理384×288像素图像可以达到50帧的处理速度；但是，以FPGA实现该算法时，在100MHz工作时钟下，能够达到400帧／秒的处理速度。

表1 图像标记仿真结果对比

　
图7 含有4架飞机目标的二值红外图像和标记后的图像
　
图8 含有2架飞机目标的二值红外图像和标记后的图像
　
图9 含有4架飞机目标的二值红外图像和标记后的图像
　
图10 含有2架飞机目标的二值红外图像和标记后的图像

        参考文献

       [1]张树生.一种基于线的标号传播 二值图像 连通体快速检测方法[J].计算机研究与发展,1994,31(10):51-54

       [2]Ranganathan N,Mehrotra R.Subramanmian S.A high speed systolIC architecture for labeling connected components in an image[J].IEEE Transaction on SystEMS.Man.and Cybernetics，1995，25(3):415-423

       [3]Nicol C J,A systolic approach for reahime connected component labeling[J].CVGIP,Image Understanding，1995，61(1):17-31

        [4]ALTEra.cycloneII_handbook[R].published by Altera,2005

上一页  [1] [2] 

本文关键字：暂无联系方式DSP/FPGA技术，单片机-工控设备 - DSP/FPGA技术