再接再厉
最初的那些90nm DSP是用它们上一代的130nm“直接”缩减而来的，“直接”的意思是，不做涉及核心的结构性改变，或者说，仅仅整合外围，而没有涉及到晶体管的结构性改变。
按照TI的说法，所有事情都发生在130nm临界点上。业界普遍认为，从150到 130nm的进步，比从130到90nm的进步更富于挑战性。缩减体积的工艺相对简单，它避开了很多不利因素，使TI得以致力于工艺优化。
90nm工艺意味着，无法在这个层级上“直接”缩减。如前所述，这个缩减需要改变微观架构，实际上在前一个130nm工艺临界点上制作720MHz器件时也是如此。
集中在提升效能上的那些修改，有可能避免频率较高时流水线的匮乏。
特别是TI给8个宽VLIW指令添加了替代字SIMD(单指令/多数据)扩展，以便更能压缩代码，并且更有效地利用流水线功能单元。
大体上，这意味着TI力求改善VLIW架构的固有问题—从内存中取出超长的字，而由于功能单元的适用性，其中只有一部分字才用得上。
只改善VLIW架构还不能提高DSP在理论上的速度——假定所有VLIW都被用于每个取出行程，因而被时钟速度确定——但它确实提高了实际速度——在每个VLIW行程中可用指令的实际数量。
其他特别要在1GHz运行时处理的问题有，减少信号在芯片长度上通过的时间延迟，和优化主要速度路径与内存流水线。
看看价钱
这种方式将最终确保更快地提高90nm系列的产量，而与1GHz DSP的关联可能不是那样明显。例如，在这个器件上若不增加第一级或第二级高速缓存，片上内存能支持 1GHz的功能吗？
代码兼容性问题不应当成为问题，但速度兼容性呢？
TI说，为720MHz部分写的运行的程序，可移植到1GHz器件而无需修改。但这仅仅是说不需要做功能性修改，考虑到更快的核心运行速度所产生的效应，它是否完全不需要修改还尚待观察。
不增加片上内存，内核似乎需要更频繁地访问内存。TI主张，保持外存接口可以在比1GHz更高的速度上操作，将不会造成瓶颈。但是可能会挂断接口。
TI声称，将来的器件可能会包括，通常在其他高速处理器上才能找到的双重或四联组数据比率的SRAM接口。
未来发布的 TI编程工具将能模拟1GHz运作，有助于清除某些不实的臆测。
工艺缩减降低了硅材料的需求量，导致整体成本的下降，这已经是不争的事实，C6416也确实如此。
1GHz/90nm器件带来了价格优势，它们竟比720MHz/130nm器件还便宜。那些90nm 器件不是按速度(比 720MHz 快)定价——过去速度越快的产品越贵而不会越廉——售价大约只有720MHz/130nm部件的一半，显示了真正的“直接”节省。
上一篇：DSP接口技术(一)
