1 引 言
步进电机是一种将数字信号转换为角位移或线性位移的控制驱动装置。它的速度和控制脉冲严格同步,响应速度极快,有较高的重复定位精度,大量应用在精密控制的场合。
常用的步进电机控制系统,采用微机控制,用软件实现其步进脉冲的产生。这种方法程序量大,占用CPU时间较多,限制了步进电机速度的进一步提高,而且软件方式的抗干扰性能较差,在EMI较严重的场合其可靠性不如纯硬件电路。在硬件中,环形分配器逻辑关系复杂,用传统的分立元件实现,电路规模大,连接线复杂,灵活性差,功耗较大,其系统可靠性也不尽人意。
ISP(In-system Programming)技术是由Lattice半导体公司首先提出的一种新技术,它以大规模可编程逻辑器件为核心,具有对电子器件、电路板、甚至整个电子系统的逻辑和功能进行动态重组的能力。它可以取代几乎所有的74系列芯片,可根据需要自主配置其硬件资源,电路功耗低,是硬件软件化的关键。
传统的电子系统设计,多采用原理图输入,过程复杂,只能从结构上对电路进行描述,设计灵活性差。现代的EDA/ESDA设计工具,均采用HDL(HardwareDeSCRJPTion Language)作为设计输入,它可以从电路行为级开始建模,设计效率高,灵活性强。VHDL是国际上第一个标准化的HDL(IEEE-1076),而VerilogHDL是1995年实现标准化的新HDL标准(IEEE-1364),其描述方式接近C语言,编写风格简明,代码效率高,并支持模拟仿真。用它描述的步进电机控制系统,结构明晰,可扩展性好。经综合生成网表下载后就可生成硬件电路。
2 芯片设计思想概述
2.1 总体架构
整个芯片采用模块化设计方式,TOP-DOWN的设计方法。
该芯片共有三种驱动工作模式:波驱动(Wave)模式、半步驱动(Half Step)式,全步模式。
波驱动模式也称四相单四拍工作模式,电机的四个绕组分别轮流通电;全步模式也称四相双四拍工作模式,每一时刻,电机总有两相绕组同时通电;半步模式也称四相八拍控制方式。这种工作模式下,步进电机每一步的步距仅为全步模式的一半,常用于精密定位。
上述三种工作模式由芯片的模式输入(mode)指定切换。芯片上还配置正反转输出控制(fw),复位控制(rst)和紧急停车控制(en)。芯片结构示意图见图1。
下面给出半步驱动模式源程序:
以上程序是否满足设计功能要求呢?为此,我们编写了测试程序,并在Active-HDL仿真平台下进行功能验证。由于各模块功能引脚类似,下面只给出半步驱
其仿真波形如图3所示。
3.4 顶层模块设计
顶层模块中包括有输出选择,驱动模式选择,复位控制,方向控制及全桥驱动抑制信号控制。因此,根据系统控制要求,调用上述所有的模块,是顶层模块的主要任务。当mode=00时,输出为波驱动模式,mode=01时,输出为全步模式,mode=10时,输出为半步模式,mode=11时,err=1,报错,输出为高阻态。抑制输出为in1、in2,全步模式时in1、in2输出均为1。
顶层设计源程序如下:
根据顶层模块的功能,我们设计了该模块的测试程序,并进行了仿真。由波形分析可见,完全达到设计要求。下面给出mode=10时,半步驱动的输出波形。顶层仿真波形如下:
本文关键字:步进电机 电工文摘,电工技术 - 电工文摘