基于时钟恢复系统中的锁相环电路的设计

　　随着SOC技术、IP核技术的发展， 锁相环 作为一个基本的ASIC宏单元，它在无线通讯和微处理器电路中作为时钟电路的应用将更加广泛[1]。特别是现代通讯业的迅速发展，蜂窝电话(Cell Phone)和蓝牙技术(Blue Tooth)的涌现，对片内同步和片间同步都提出了新的要求。

　　本文对锁相环的工作频率、工作速度、相位噪声特性等方面进行考虑，设计了一种适用于 时钟恢复 系统的PLL锁相环路，与以往的电路相比，具有高速、低噪声的特点。

　　1 PLL简介

　　PLL锁相环路在时钟恢复系统中实现时钟信号的倍频与分频，生成本地时钟信号，提供给延迟锁相环模块，用于外部通信的时钟恢复[2]。

　　本文设计的PLL锁相环路用于将12MHz的稳定外部晶振低频信号转换为480MHz的高频时钟信号的时钟恢复系统中。整体电路模块的设计方案如图1所示。

图1 电路模块图

　　基本原理为：鉴频鉴相器检测参考时钟信号Vf与压控振荡器输出信号Vout的相差和频差，产生一个上升(up)或者下降(dn)脉冲信号并送入电荷泵，控制电荷泵[3]给环路滤波器电容充放电。环路滤波器滤掉信号中的高频部分，再将结果送入压控振荡器。压控振荡器根据控制电压的变化改变输出，经过分频器反馈到鉴频鉴相器。如此循环，最终锁定输出Vo。

　　2 PLL模块设计

　　2.1鉴频鉴相器

　　鉴频鉴相器的设计采用了一种新型biPFD结构，如图2所示。这种新型biPFD双边鉴频鉴相器结构的主要优点是放置在nc-stage和pc- stage之间的两对反相器可以有效地防止π相位死锁。更重要的是，由于pc-stage输出端所接的三个反相器延时单元的作用，在鉴频过程产生大相位误差时，则进行双边鉴频鉴相，若当相位误差减小到一定程度以后，它就自动变为单边鉴相。

　　这样既保留了双边鉴频鉴相器收敛速度快的优点（因为环路频率锁定时间远大于相位锁定时间），又克服了一般双边鉴频鉴相器在锁定时，要求双边对齐，而导致稳态相差和相位噪声大的缺点。

图2  双边鉴频鉴相器结构 

图3  对称负载的电荷泵

图4  偏置电路结构

　　2.2电荷泵

　　电荷泵结构如图3所示。这种电荷泵由两个NMOS源耦合对组合，各自都有独立的电流源，并与对称负载单元构成的电流镜相连。当up信号有效时，电流将通过电流镜镜像至右侧，对环路滤波器充电；当dn信号有效时，直接通过NMOS管对滤波器放电；而当up和dn信号同时有效时，由电流镜提供的电流将与 NMOS管的电流相互抵消，此时对滤波器充放电电流为零。

　　在任一时刻，up和upb信号（dn和dnb信号）控制的两个NMOS管中，总有一个是导通的，从而使X节点（Y节点）电压几乎保持不变，并且在 up信号（dn信号）开启或关闭时，也不会发生电流过冲的现象。由于对称负载的电荷泵采用了对称负载单元，具有良好的匹配特性，因此，也不会出现电荷分享现象，其稳态相差比较小。以及电荷泵引起的环路输出信号的抖动将会很小。

　　另外，电荷泵需要稳定的电流源来保证环路工作的稳定性，因此在设计中，偏置电流通过带隙电流源产生，带隙电流源结构如图4所示。M12、M13、M14构成启动电路，其中M12取较大宽长比，M14取倒宽长比。当电路加电时，M14首先导通，X节点电平迅速下降，使M13导通，此时M1、M2、R1和M13构成一条通路，使带隙电流源有了启动电流。M13导通以后，Y节点电平下降，使M12导通，由于M12宽长比较大，而M14为倒宽长比，所以X节点电平上升，使M13关断。也就是说，M13只在电路加电一瞬间导通，带隙电流源正常工作时，M13一直处于关断状态，对带隙电流源没有任何影响。

　　2.3环路滤波器

　　环路滤波器的设计选择了最常使用的二阶低通滤波器结构，如图5所示，使整个锁相环构成三阶环路。

图5  二阶低通滤波器 

图6  反相器型压控振荡器

　　 其系统闭环传递函数为：

　　式中：IP为电荷泵电流，KVCO为压控振荡器增益，N为分频系数，R是滤波器电阻，C1,C2为滤波器电容。

　　事实上，为了简化对工艺的要求，这里的电容采用MOS管栅电容来实现。