图6显示了归一化为ADC输出数据速率的sinc3传输函数。
可编程输出数据速率具有噪声和带宽/建立时间之间的直观权衡取舍关系。输出滤波器噪声带宽为0.3×fDATA、3 dB频率为0.272×fDATA，建立时间为3/fDATA.
在最高4.8 kHz输出数据速率下，ADC数字滤波器具有1.3 kHz左右的3 dB带宽。在不超过此频率的范围内，解调器和ADC之间的RC滤波器相对平坦，最大程度降低了ADC的带宽要求。在最大数据速率较低的系统中，RC滤波器转折频率可以按比例降低。
噪声性能
该电路的输出噪声是ADC输出数据速率的函数。表1显示数字化数据相对于ADC采样速率的有效位数，假设满量程输出电压为2.5 V.噪声性能与LVDT内核位置无关。
表1.噪声性能与带宽的关系
如果ADA2200输出噪声与频率无关，则预计有效位数将在输出数据速率每4×下降时增加一位。ENOB在较低输出数据速率下不会上升太多，这是由于ADA2200输出驱动器的1/f噪声所导致的；该噪声在较低的输出数据速率下成为噪底的主要成分。
线性度
首先在±2.0 mm内核位移处执行一次两点校准即可测量线性度结果。由这些测量结果可确定斜率和失调，从而实现最佳直线拟合。然后，在±2.5 mm满量程范围内测量内核位移。从直线数据中减去测量数据即可确定线性度误差。
图7.位置线性度误差与LVDT内核位移的关系
用于电路评估的E系列LVDT线性度额定值为±0.5%（±2.5 mm位移范围）电路性能超过了LVDT的规格。
功耗
电路总功耗为10.2 mW，包括驱动LVDT的6.6 mW以及电路其余部分的3.6 mW.电路SNR可以通过增加LVDT激励信号而得到改善，但代价是功耗更高。或者，可以通过降低LVDT激励信号从而降低功耗，同时使用低功耗双通道运算放大器来放大LVDT输出信号，以便保留电路的SNR性能。
