一款数字幅频均衡功率放大器的设计

　　数字幅频均衡功率放大器系统的整体框图如下图所示。

　　输入信号首先通过前置放大电路放大到一定幅度，经过带阻网络后，信号的幅频特性发生变化。由于AD输入幅度限制，信号先经过衰减网络衰减两倍，再经过抗混叠滤波并使用AD对输入信号进行采样，将采样结果送入FPGA做幅频均衡。最后通过DA输出并滤波，经过D类功放后即可得到大功率信号。

　　一、电路及元器件选择
　　
　　1．前置放大电路的设计
　　
　　根据要求，输入信号电压放大倍数不小于400倍，单级运放的放大倍数难以做到这么高，所以采用两级运放的形式来做前级放大。由于系统频率为20Hz—20kHz，所以选用OP27运放完成电路。

　　具体电路如下图所示。

　　2．抗混叠滤波器电路设计
　　
　　根据采样定理，为了使采样信号不发生频域混叠，必须在A/D采样电路的前端加入抗混叠滤波器电路，滤波器截止频率为采样频率的一半。由于本系统主要处理20kHz以内的信号，所以选用开关电容滤波器LTC1068-25设计一个八阶椭圆滤波器（如下图所示），其截至频率为25kHz。DA输出后的重构滤波器滤波，原理和电路图同抗混叠滤波器。

　　3.ND采样电路的设计
　　
　　根据要求，我们需要一款采样率超过40KHz的采样芯片。AD9223是一款12bits、最高采样频率10MHz的性能优良的AD采样器件，所以选用AD9223作为采样芯片。如下图所示。

　　4．数字幅频均衡模块设计
　　
　　数字幅频均衡模块的原理图如下图所示，如果要实现对带阻网络的完全补偿，那么FIR滤波器应与带阻网络互为逆系统，带阻网络的系统函数可以通过点频法测得，然后使用MATLAB求出加窗后FIR滤波器应该具有的单位脉冲响应。

　　因为FIR系统具有线性相位特性，所以由其幅频响应就可以求得其系统函数。这里采用I类FIR　　系统，由MATLAB程序得到下图特性（公式部分略，有兴趣的读者可上网ele169．com看原论文。）下图(a)是带阻网络的幅频响应仿真，下图(b)是理想均衡器的幅频响应，它们互为逆系统，级联时整个系统的幅频特性为一条直线，如下图(c)所示。根据仿真结果可知，系统要求的频谱分辨率至少为403Hz-390Hz=13Hz。由于本系统主要处理20kHz以内的信号，为了尽可能地增加处理数据的点数，提高FIR滤波器的阶数，根据采样定律（留取部分裕量），我们选取50kHz作为系统的采样时钟。所以FIR滤波器的阶数至少为：50000Hz÷13Hz=3846，这里取M=4000。

    系统的软件框图如下图所示。

　　5.D/A输出电路设计　
　　
　　根据要求，我们需要一款频率超过40KHz的模数输出芯片。DAC904是一款14bits、最高采样频率165MHz的的DA器件，由于以前使用过该芯片，所以仍选用DAC904作为数模输出芯片。如下图所示。

　　6．功率放大电路设计
　　
　　D类功放第一部分为调制器，输入信号接比较器的正输入端，与三角波相比较。当正端上的电位高于负端三角波电位时，比较器输出为高电平，反之则输出低电平。这样，比较器输出的波形就是一个脉冲宽度被音频信号幅度调制后的波形，称为SPWM波。D类功放后级输出电路是一个脉冲控制的大电流开关放大器，正半周期比较器输出高电平，MOSFET晶体管Q1导通，且Q2截止，负半周期比较器输出高电平Q2导通，且Q1截止，这样它就把比较器输出的PWM信号变成高电压、大电流的大功率PWM信号，最后只需要通过一个二阶低通滤波器就可以把声音信息还原出来。如下图所示。

　　二、系统调试与测试结果
　　
　　1．系统调试
　　
　　在系统的硬件调试中，遇到了很多的问题，主要可以从下面三个部分总结。第一，由于D类功放工作在200kHz，且功率较大，所以整个系统受到了严重的电磁干扰，输出信号波形变羞。我们在模块之间改用同轴线来连接使得这一问题得到了很好的改善。第二，为了使D类功放的幅频响应曲线较为平坦，所以在电路中加入了负反馈，但这样做使得系统变得容易自激。调试中，我们在反馈回路和运放上都加入了补偿电容，实际测量时，系统不再自激。第三，在系统模块之间的联调时，各模块之间需要加入衰减和放大电路。例如AD的输入电压范围有限，我们加入了衰减电路，DA的输出电压过小，我们在功放的前端加入了放大电路等。

　　2．系统测试A．测试仪器：

　　YB1732A-3A直流稳压电源、DT9203数字万用表、TDS1002B数字示波器、SPF40型数字合成函数发生器B．测试方法及测试结果：

　　在系统的测试中，主要应注意在整个系统连通时测量结果，即在各模块带负载时测量系统指标。

　　经过紧张制作和调试，达到的指标和功能如下表所示：

本文关键字：放大器  音频功率放大-放大器，单元电路 - 音频功率放大-放大器