图9中第1模块实现将信号x(n)抽取变为8路信号，分离出I路和Q路数据。第2，3模块实现的是将并行4路的I路和Q路数据经过各自对应的滤波器实现时域上的对齐，并最终将中频数字信号变成基带信号。
3．2 FPGA中Doppler模块的实现
多普勒调制原理
根据多普勒调制的原理，对经过DDC模块后产生的基带信号进行多普勒调制。文中采用直接数字频率合成(DDS)产生正交本振信号cos(2πfdt)和sin(2πfdt)两路信号，对其分别进行4倍抽取，得到xDI0、xDQ0，xDI1、xDQ1，xDI2、xDQ2，xDI3、xDQ3这4路信号。
将得到的x(n)4路同相分量xI(n)和正交分量xQ(n)分别与DDS产生的4路并行的I、Q两路正交本振信号做复乘法运算，即xOI0=xII0×xDI0-xQQ0×xDQ0，xOQ0=xQQ0×xDI0+xII0×xDQ0，下面做相同变换，得到对应的xOI和xOQ的4路信号，从而实现4路信号的多普勒频移。
用于产生4路并行的I、Q两路正交本振信号的DDS模块如图10所示。
图10中输出的分别为4路并行的I路数据和4路并行的Q路数据。将其与DDC输出的4路同相分量xI(n)和正交分量xQ(n)做复乘法运算。后续实现多普勒频移的复乘法模块如图11所示。
图11中的第1部分实现xOI0=xII0×xDI0-xQQ0×xDQ0，产生I路的第1路数据，第2部分实现xOQ0=xQQ0×xDI0+xII0×xDQ0，产生Q路的第1路数据，做相同的处理，可以实现xOI和xOQ的4路信号，完成多普勒调制。
3．3 FPGA中DUG模块的实现
DUC模块的工作过程与DDC模块相反，是DDC的一个逆过程。即为多普勒调制输出的4路并行的I路和Q路数据，分别经过滤波器
，还原I、Q两路在时域上的非对齐性，然后各自完成4倍的内插，实现数字上变频，其结构如图12所示。
该数字上变频在FPGA中的具体实现模块如图13所示。
3．4 系统在Modelsim中的仿真
将FPGA中的整个系统在Modelsim中进行仿真，结果如图14所示。
将图14得到的输出信号的离散的值导入到Matlab中，查看其频谱图，如图15所示。
如图15所示，输出信号频率为862．5 MHz，与图5仿真结果相同，由此得出，在FPGA中的整个DRFM系统实现的功能与理论上得到的结果一致，从而完成了DRFM系统的功能，达到了预期的效果。
4 结束语
随着超宽带高分辨率雷达在未来战场发挥的作用越来越大，对于超带宽雷达的干扰技术研究，将成为雷达对抗领域的重要研究方向。文中针对基于现代化软件无线电原理的数字下变频(DDC)和数字上变频(DUC)技术，对实现的DRFM系统进行了分析及系统仿真，得出的结论与预想结果吻合良好，证明了系统的可行性。
上一篇：公共频段的利用和干扰解读
