如何优化嵌入式DSP应用的功耗

155.2

 

 

 

 

1663

 

25.1

4. CPU 工作频率为144MHz、电压为 1.4v
均为片上代码
降低引导功耗：开启
空闲环路：域处于空闲状态

99.5

 

 

 

 

1605

 

27.7

5. DSP 处于深度睡眠（完全空闲）状态
休眠前电压值最小时频率达到最大
编解码器断电

 

0.361

 

 

1352

 

 

 

表 6. 节电效果

• 模式 #1 为基准测量，全部使用片外代码。
• 模式 #2 消除所有片上代码，DSP 级节电效果较小，但板级节电达到 19%。
• 模式 #3 包括一些引导时间节电配置（如关闭 DSP 的 CLKOUT 信号、未用计时器的自动空闲配置以及关闭板上 LED）及在 BIOS 空闲环路中的闲置，从而可实现25% 的 DSP 内核级节电。
• 模式 #4 为设定点在 1.4v 下降至 144MHz 时的功耗，在该模式下可进行音频处理，同时仍能满足实时最低要求，从而实现 52% 的 DSP 内核级节电。
• 模式 #5 为应用处于待机模式下的功耗，该模式配置包括外部编解码器关断、设定点支持以最小电压最大频率快速启动驱动、DSP 处于门控时钟深度睡眠模式，该模式下的待机功耗仅为 361&mICro;W。

设计人员可根据特定应用的要求选择适用的技术，从而更有利于支持 RTOS 集成高回报技术。借助 OS 的这种支持功能，设计人员能够以低开销方便安全地提高应用电源效率。

本文讨论的电源优化策略是一种从嵌入式项目之初即可用于降低与调节应用功耗的通用模型。当测量功耗无法满足要求或需要采用额外的运行时技术时，上述策略可重复使用，先期步骤也可重复进行。例如，在音频应用中采用这种策略，仅需几种高回报的节电技术，即可节省大量电能。

上一页  [1] [2] [3] 

本文关键字：如何  嵌入式  嵌入式系统-技术，单片机-工控设备 - 嵌入式系统-技术