您当前的位置:五五电子网电子知识单片机-工控设备DSP/FPGA技术基于快速傅里叶IP核的频域的FPGA数字脉压处理器的实现 正文
基于快速傅里叶IP核的频域的FPGA数字脉压处理器的实现

基于快速傅里叶IP核的频域的FPGA数字脉压处理器的实现

点击数:7277 次   录入时间:03-04 11:42:34   整理:http://www.55dianzi.com   DSP/FPGA技术

  2.3 脉冲压缩模块的测试

  设输入理想LFM信号参数如下:带宽B=40 MHz;时宽T=6μs;系统样本速率为60 MHz;使用海明窗加权。在上述条件下,脉冲压缩系统的输出结果对数图如图6所示。

  在图6中,横轴代表距离采样单元,即系统最小距离分辨率。通过系统实际处理结果与Madab仿真结果的对比验证了设计的正确性和实用性。

  3 结语

  系统采用ADS5500完成14位、60 MSPS的数据采集,并在FPGA中实现1 024点的数字脉冲压缩。设计采用并行流水方式提高工作速度,而块浮点算法则充分保证运算的精度。IP核的复用大大降低硬件规模,从而使整个系统具有高速度、高精度和低功耗的特点。



上一页  [1] [2] 


本文关键字:处理器  DSP/FPGA技术单片机-工控设备 - DSP/FPGA技术

《基于快速傅里叶IP核的频域的FPGA数字脉压处理器的实现》相关文章>>>