文中用DSP实现的LDPC码译码器采用的码长为10.228 kb，码率为1/2，在误码率10-5时，信噪比为1.65 dB。本文设计的译码器采用的LDPC码的码长为4.096 kb，码率也为1/2，若采用50次迭代，在误码率10-5时，信噪比为1.55 dB;因此，本文实现的译码器的纠错性能优于文中设计的译码器。另一方面，本文译码器设计使用C语言实现，指令级的优化可进一步提高工作速率。
4 结 论
本文提出了一种适合数字信号处理器(DSP)实现的低复杂度、低误码平台的译码算法。该算法校验节点运算采用MMS算法，节点间的外信息更新采用串行方式，既保持了S-SP算法有限迭代次数下译码门限低的优点，又利用MMS算法的优点降低了误码平台和实现复杂度，克服了S-SP算法的复杂度高、误码平台高的明显缺点，获得了较好的性能折衷，很好地适应了DSP芯片指令串行执行的特点。
本文关键字：暂无联系方式DSP/FPGA技术，单片机-工控设备 - DSP/FPGA技术
上一篇：如何提高DSP采样精度的方法
