基于Virtex-4的数字时钟管理器动态重配置设计
基于Virtex-4的数字时钟管理器动态重配置设计
点击数:7682 次 录入时间:03-04 12:03:21 整理:http://www.55dianzi.com DSP/FPGA技术
通过DCM重配置生成的时钟频率,可以按需要成比例地调节,不必对时钟的控制和选择便可满足实际的需要,系统具体需要什么样的时钟频率便产生对应的时钟,这对于有多种时钟频率的产生更具有重要的实际意义,并且可以通过发送指令来改变时钟频率的相位情况,方便易操作。通过DCM的动态重配置,可以实现对FPGA资源的利用较少,资源的利用少有利于系统的节能,这对于星载系统而言是具有重要的实际意义。目前该系统已应用于某星载系统,其运行状态稳定且良好,具有较强的实时性和灵活性。
5 结束语
动态重配置DCM在FPGA电路设计领域有着广泛的应用,文中系统介绍了基于Virtex-4的DCM动态重配置设计方案,给出了一个在工程中可以广泛应用的实际系统实例。对该动态重配置系统在不同输入时钟等级值下的输出时钟信号频率进行了在线采集测试,信号的波形和频率达到系统要求的性能指标,并且对其性能做出了比较分析。
上一页 [1] [2]
本文关键字:动态 DSP/FPGA技术,单片机-工控设备 - DSP/FPGA技术