WIMAX LDPC码译码器的FPGA实现

    译码数据及控制信号产生模块产生译码器工作所需的译码数据和相关的控制信号：码率、码长、最大迭代次数、输入数据有效指示信号。译码器根据输入的数据及控制信号进行译码。译码数据及控制信号产生模块中有一个存储一帧译码数据的ROM。为了在QUARTus2的SignalTap II LogIC Analyzer中观察到译码器的输出信号，该模块周期性地从ROM中读取译码数据和产生相应的控制信号。本文对码率为1/2，码长为2 304的LDPC码进行了测试。测试中系统工作频率为50 MHz，逻辑分析仪的采样时钟为100 MHz，由输入的50 MHz信号经PLL倍频得到。得到译码器的译码输出波形如图6所示。图中hdd_en为输出有效数据指示信号，dout0 ~dout11为译码器并行输出的96 bit数据，将该数据与原信息序列相比较，结果完全相同，译码器工作正常。

    本文设计实现了一种支持WIMAX标准的码长、码率可配置LDPC码译码器，通过设计一种基于串行工作模式的运算单元，实现了对该标准中所有码率的支持。通过设计一种基于填充算法的重组网络单元实现了对该标准中扩展因子为24、32、48、96的4种码长的支持。采用TDMP-NMS算法，在提高译码收敛收率的同时，降低了硬件复杂度。实验结果表明，所设计的译码器在50 Hz的时钟频率下工作正常，完全能够满足WIMAX 标准数据吞吐率的要求。
参考文献
[1] BRACK T，ALLES M，KIENLE F，et al.A synthesizable IP core for WIMAX 802.16E LDPC code decoding.IEEE 17th International Symposium on Personal，Indoor and Mobile Radio Communications，2006：1-5.
[2] SHIH Xin Yu，ZHAN Cheng zhou，LIN Cheng Hung，et al. An 8.29 mm2 52 mW Multi-Mode LDPC Decoder Design  for Mobile WiMAX System in 0.13 ?滋m CMOS Process. IEEE Journal of Solid-state Circuits，2008，43(3)：672-683.
[3] XIAO Peng，GOTO S.Implementation of LDPC decoder for  802.16e.IEEE 8th International Conference on ASIC(ASICON′09)，2009：501-504.
[4] OH D，KESHAB K.Parhi.Low-complexity switch network  for reconfigurable LDPC decoders.IEEE Transactions on Very Large Scale Integration(VLSI) SystEMS，2010，18(1)：85-93.
[5] YANG Sun，KARKOOTI M，JOSEPH R C.VLSI decoder  architecture for high throughput，Variable BLOCk-size and  Multi-rate LDPC Codes.IEEE International Symposium on Circuits and Systems(ISCAS 2007)，2007：2104-2107.

上一页  [1] [2] 

本文关键字：译码器  DSP/FPGA技术，单片机-工控设备 - DSP/FPGA技术