异步FIFO结构及FPGA设计

在实际工作中，分别用图4、图5与图7中所示的逻辑实现了一个256×8的FIFO。综合工具为SYNPLIFY7.0，由Foundation Series 3.3i布局布线后烧入Xilinx公司的WirtexEV100ECS144。三者的性能指标比较见表1。

表1 三种不同设计的比较

逻辑设计方式 时钟频率/MHz 有效结果输出频率/MHz slICe数目/个 图4所示逻辑 160 78.9 17 图5所示逻辑 160 92 15 图7所示逻辑 160 140 13

由表1可知，图7所示的异步FIFO的电路速度高，面积小，从而降低了功耗，提高了系统的稳定性

上一页  [1] [2] 

本文关键字：暂无联系方式DSP/FPGA技术，单片机-工控设备 - DSP/FPGA技术