基于可编程计数器的时序逻辑电路设计

　　图3中有S0～S4共5个状态，使用 74LSl61 可编程计数器 的低3位代码进行状态分配，按尽量使用二进制时序的分配原则，状态分配关系为：S0：000；S1：001；S2：010；S3：011；S4：100。

　　状态分配后的状态图如图4所示。

　　由图4及表2，写出74LSl61计数器的EP，ET及矩阵方程式：

　其中，不使用的101，110和111状态，将EP，ET及均设置为1，使计数器处于二进制时序状态工作，能自启动。

　　作出74LSl61计数器预置输入变量的卡诺图及画包围圈化简如图5所示，各预置输入变量的最简逻辑表达式为：

　　由图4所示的状态图，写出输出函数Z的矩阵方程式：

　　其中，不使用的101，110和111状态的输出设置为O，亦可设置为1。

　　用1个74LSl61可编程计数器，3个8选数据选择器74LSl51按式(5)～(8)画出逻辑图如图6所示。

　　3 结语

　　基于可编程计数器的时序逻辑电路设计技术，提出了设计一般时序逻辑电路的状态分配原则及设计步骤，具有实际应用意义。

　　需要指出，当用单片74LSl61可编程计数器控制EP，ET及构成模数N<16的任意进制计数器时，无输入变量，所用状态仅最后一个是非二进制时序，其余均为二进制时序。由功能表可知，需将EP，ET设置为常数1且不需选择，可将图2所示的一般结构中控制EP，ET的数据选择器简化掉，而控制函数仅在最后状态为O，可用门简单控制。

上一页  [1] [2] 

本文关键字：计数器  DSP/FPGA技术，单片机-工控设备 - DSP/FPGA技术