您当前的位置:五五电子网电子知识单片机-工控设备DSP/FPGA技术嵌入式多媒体应用的多处理器核软件设计框架 正文
嵌入式多媒体应用的多处理器核软件设计框架

嵌入式多媒体应用的多处理器核软件设计框架

点击数:7821 次   录入时间:03-04 11:48:48   整理:http://www.55dianzi.com   DSP/FPGA技术

图4在双核宏块数据流模型中L2存储器保持多个缓冲区独立的MDMA通道可以将宏块从L2存储器传送到每个处理器核的L1存储器中

  
  在帧级处理模式中,外部存储器存储相关的数据帧。根据数据帧(宏块或行)之间相关性的粒度,系统将数据帧的子块传送到L1或L2存储器。图5说明了帧级处理软件架构数据流模型。在这种情况下,假定某个宏块在不同帧间存在相关性,系统则将数据帧的宏块传送至L1存储器。与其他软件架构类似,处理器核A仍控制输入视频接口,处理器核B则控制输出接口,计数信号量实现两个处理器核之间的同步。该软件架构已应用于运动检测算法。

图5在帧级处理模式中外部存储器存储相关数据帧

  
  在GOP级处理架构中,每个处理器核都处理多个顺序的数据帧。帧级处理结构和GOP处理结构之间的区别在于帧级处理结构是在帧间完成空域划分,而GOP级结构则通过时域(帧序列)划分实现并行处理。对于GOP数据访问模式,相关性存在于一组数据帧内部。在两组数据帧之间不存在数据相关性,因此处理器核可以相互独立地对每组数据帧进行处理。图6说明了该结构的数据流模型,与帧级处理结构类似,系统可将多帧数据块传送至处理器核的L1处理器。为了有效利用外部存储器的交叉存储组结构,系统在处理器核间均衡的划分存储区。ADSP-BF561的每一个外部存储区都支持多至四个的内部SDRAM存储器组。这一结构的应用实例有编/解码算法,如MPEG-2/4。

图6GOP数据访问模式相关性存在于一组数据帧内部而在两组数据帧之间不存在数据相关性



www.55dianzi.com   在实际的应用中,系统可能运用多种算法来处理数据流,而每种算法都可能用到不同的数据访问模式。这种情况下,则可以将这几种软件结构结合起来完成一个特殊的应用。为利用多核结构,可采用流水处理来实现算法的并行操作,但这种并行操作是不对称的,因为不同处理器核上可能执行的计算是不同的。然而,系统可以分配一些其它的任务到处理器核的空闲指令上,在保持灵活性的同时也达到了处理器核的工作量平衡。图7说明了行级处理和宏块处理相结合的处理结构中的数据流模型。

图7数据流结合了行级处理和宏块处理结构


  在某些其他应用中,多个数据块之间也会存在数据相关性,数据访问模式仍然是可预测的,但它扩展到了一个宏块或一个行的粒度之外。例如,运动窗口搜寻就可能使用几个相邻的宏块。虽然数据访问模式仍然是可预测的,但系统在算法迭代过程中要访问多个数据块。在这种情况下,您可以对软件框架进行修正,以实现有效的并行操作。例如,如果多行间存在相关性,可以通过调整行处理结构将N个连续行的帧单元传送到每个处理器核的L1 存储器 中。利用类似的方法,还可以对宏块处理结构进行扩展,从L2存储器中将不止一个宏块送入内部L1存储器。

  软件框架分析

  为了对双核处理的软件框架进行评估,AD公司利用数据流模型率先开发了一款单核应用软件,并与双核实现进行了对比。参考文献【1】讨论了单核模型的更多细节。Blackfin独有的系统优化技术完全可以有效的使用可用带宽(参考文献【2】)。 为了分析简单,公司只对基本软件架构的处理速度做了对比,而没有考虑几种组合的软件架构。

  所谓周期是指为了满足NTSC(国家电视系统委员会)视频输入的实时需要,用于处理数据流的处理器核计算周期。对于一个以600MHz运行的处理器核,为了满足实时约束条件,处理每一像素可用的周期数为44核周期/像素。任何处理器核访问流数据都只需一个单内核周期,因为所有的数据访问都是对L1存储器的访问。该周期数没有包括中断引起的延迟。

  如表1所示,双核处理结构将所有软件结构的处理速度都有效提高了两倍。表中还说明了L1存储器对于每个处理器核的可用容量,以及每种软件架构所需的共享存储空间。这些软件架构应用ADi公司的DD/SSL(设备驱动程序/系统服务库)实现对外设和数据的管理(参考文献【3】)。

参考文献
1. “System Optimization Techniques for Blackfin Processors (EE -324),” Revision 1, July 2007, Analog DevICes Inc.
2. “Video Templates for DeveloPINg Multimedia Applications on Blackfin Processors
(EE -301),” Revision 1, Septem- ber 2006, Analog Devices Inc.
3. “Device Drivers and System Services Manual for Blackfin Processors,” Revision 2.0, March 2006, Analog Devices Inc.
4. “ADSP-BF533 Blackfin Processor Hardware Reference,” Revision 3.1, May 2005, Analog Devices Inc.
5. “ADSP-BF561 Blackfin Processor Hardware Reference,” Revision 3.1, May 2005, Analog Devices Inc.
6. Katz, David and Rick Gentile, Embedded Media Processing, Newnes Publishers, Burlington, MA, 2005.
7. Poynton, Charles, Digital Video and HDTV, Morgan KauFMann Publishers Inc, San Francisco, 2003.
8. “Video Framework Considerations for Image Processing on Blackfin Processors,” Revision 1, September 2005. Analog Devices Inc.



上一页  [1] [2] 


本文关键字:处理器  嵌入式  多媒体  软件设计  DSP/FPGA技术单片机-工控设备 - DSP/FPGA技术