4 综合与验证
使用ALTEra公司的QUARTus II 4.2软件来综合，使用Nios Development Board,Cyclone Edit开发板来进行板上验证
其中，前一个版本是没有内部串行口的版本；时序仿真验证的结果表明，在上述频率下该系统可以稳定的工作；理论上换算成8051的主频为：83*2.5=207.5M，这基本上可以适应绝大部分需要单片机控制的场合了；
仿真测试主要使用了modelsim SE5.8以及qUARTus4.2的VWF文件测试；
板上波形观测主要使用Agilent公司的 1673G 逻辑分析仪；同时充分利用了开发板的资源进行了大量的系统级测试；
将程序下载到芯片里面，使用逻辑分析观测到部分指令的执行波形为：
图3 中断指令波形图
这是一条中断返回指令的波形图，指令代码为32H，主要观测PC的变化，PC在这条指令之后从3FH又变化为中断发生前的地址25H；
5 结束语
本设计具有速度快，可裁减，具有良好的可重用性和可移植性，完全兼容 DS80C320 单片机 接口，以及方便使用等优点。尤其是专门构造的内部框架以及时序分配，使得其高速性能在目前的51系列 软核 里面基本上是最前列的。因此，可以很方便的应用于需要单片机软核的FPGA设计以及嵌入式系统设计之中。
本文作者创新点：
独创的指令长度周期表以及读取方式；
独创的内部指令时序以及内部结构：本设计通过查阅资料，在保证使用一致的情况下，自己设计了指令执行时序以及适合于FPGA的经过优化之后的结构，使得其外部特性和典型的80C320一致，对于使用者来说和通用的没有区别；
独创的P端口的复用模式；
提出了利用软件设计里面的“black box”思想来设计硬件的思路；
参考文献
[1] Markus Schutti. VHDL design of embedded processor cores. ASIC Conference 1998. Proceedings. Eleventh Annual IEEE International,1998;13-16 september:265-269.
[2] 王国章，一种新的硬件设计方法——结构化ASIC技术，微计算机信息，2006，第1-2期，P153-155.
