您当前的位置:五五电子网电子知识单片机-工控设备DSP/FPGA技术基于SDRAM的视频处理器设计与实现 正文
基于SDRAM的视频处理器设计与实现

基于SDRAM的视频处理器设计与实现

点击数:7174 次   录入时间:03-04 11:59:53   整理:http://www.55dianzi.com   DSP/FPGA技术

SDRAM内Bank的控制状态




www.55dianzi.com        Bank乒乓操作

       由于Bank内的行与行之间具有关联性,因此,当其中一个Bank的读或写操作结束后,必须执行一次预充电命令以关闭正在操作的行、预充电命令执行后,会有一个tRP的延时,延时完成后才能向同一Bank行(或其他行)发出新的激活命令。由于Bank之间是相互独立的,因此,在一个Bank进行正常的读或写操作时,可以对另外几个Bank进行预充电或空操作;当一个Bank的进行预充电期间也可以直接调用另一个已经进行预充电的Bank,而并不需要等待,具体的Bank控制过程要参考特定的器件数据手册。三星公司的K4S561632内的Bank控制状态如图2所列。

       常用的三种寻址方式

       K4S561632C器件的常用寻址方法有以下三种:

       (1)页命令中PH(Page Hit):若寻址的行与所在的Bank的空闲的,即该Bank内所有的行是关闭的,那么此时便可直接发送行有效命令,这种情况下,数据读取前的总耗时为tRCD+CL;(tRCD为RAS到CAS的延时;CL为CAS latency)。

  ;      (2)页快速命中PFH(Page Fast Hit)或页直接命中PDH(Page Direct Hit):如果要寻址的行正好是在正常读或写,即要寻址的行正处于被选通的有效状态,那么此时可直接发送列寻址命令,这种情况下,数据读取前的总耗时仅为CL,这就是所谓的背靠背(Back to Back)寻址;

       (3)页错失PM(Bage Miss):若要寻址的行所在的Bank中已经有一个行处于激活状态(未关闭),这种现象而称为寻址冲突,这样,就必须要进行预充电来关闭正在工作的行、然后再对其他的行发送行有效命令,其总耗时为:tRP+tRCD+CL。(tRP为Row precharge time)。

       在以上三种寻址方式中,PFH是最理想的寻址方式,PM则是最糟糕的寻址方式,实际应用中要尽量采用PFH寻址方式而应避免采用PM寻址方式。

       减少延迟的方法

       自动预充电技术是一种有效的减少延迟的方法,它通过自动在每次行操作之后进行预充电操作来减少对同一Bank内的不同行寻址时发生冲突的可能性,但是,如果要在正在读或写的行完成操作后马上打开同一Bank的另一行时,仍然存在tRP的延迟。 交错式控制是另一种更有效的减少延迟的方法,即在一个Bank工作时,对另一个Bank进行预充电或者寻址(此时要寻址的Bank是关闭的),预充电与数据的传输交错执行,当访问下一个Bank时,tRP已过,这样就可以直接进入行有效状态,如果配合得比较理想,那么就可以实现无间隔的Bank交错读或写,因此,Bank之间的切换可使 存储 效率成倍提高,并能够大大地提高多组 SDRAM 协同工作时的性能。

       Bank乒乓操作写入

       一个由行、场同步信号控制的计数器在预定的时刻会产生一个控制信号,先发出激活相应Bank的激活命令(ACTIVE),并锁存相应的Bank地址(由BA0、BA1给出)和行地址(由A0-A12给出)。一个周期后再给出列地址和写入命令;在CL个周期后,便可将所需写入的数据依次送到数据总线上,当计数器的计数周期到达时,系统会产生一个控制信号,并向SDRAM发送预充电(PRECHARGE)命令(如果使用了可编程长度,则在这前要使用突发终止命令),以关闭已经激活的页。在下一个 视频 行同步信号来临时,系统将重复以上操作,并如此循环下去,具体操作如图4所示,图中左边的一、二、三……为所对应的视频行同步信号,右边1至511……则代表对应的存储器中的列地址(即是屏幕上对应的像素的位置)。

Bank乒乓操作写入示意图



www.55dianzi.com        Bank乒乓操作读出

       由行、场同步信号控制的一个计数器可在预定的时刻产生一个控制信号,它首先发出相应的Bank激活命令(ACTIVE),并锁存相应的Bank地址(由BA0、BA1给出)和行地址(由A0-A12)给出,然后在一个周期后给出列地址和读命令,当计数器的计数周期到达时,系统会产生一个控制信号,并向 SDRAM 发出预充电(PRECHARGE)命令,以关闭已经激活的页(如果使用了可编程长度,则在这之前要使用突发终止命令)。之后,再在下一个 视频 行同步信号来临时重复以上操作,如此循环(具体操作如图5),图中左边的一、二、三……为所对应的视频行同步信号,右边1至511……代表对应的 存储 器中的列地址(即是屏幕上对应的像素的位置。

Bank乒乓操作读出示意图


       场乒乓操作

       为了SDRAM能正确进行读和写两个操作,本方案选用两场乒乓操作[6]来实现数据存取,实际上,就是在不同的时间对两场轮换进行读或写,一场读而另一场写,其原理如图6所示。当开关K1在1位置,K2在4位置是时,A写B读;反之,当开关K1在3位置,K2在2位位置时,A读B写。如此循环往复。

两祯乒乓操作原理图


       若以场同步信号的二分频计数器F/2为读写控制信号,假设SDRAM A在F/2时为1写、2读,则SDRAM B在F/2时为2写、1读,两场即为一个场乒乓操作周期,读写信号均在场同步信号为高电平时有效,由于存在消隐期,消音所以,将会有一段时间读写都无效(读写信号都是低电平,此时SDRAM进入预充电状态),其总体时序如图7所示。

读写示意图


       结束语

       SDRAM的控制过程虽然很复杂,但如果根据实际情况进行取舍以满足实际系统要求,那么,SDRAM的控制过程还是比较简单的,在实验中,使用ALTERA公司的Cyclone FPGA器件进行设计时,程序设计可采用Verilog语句来实现对实时视频信号的采集,并通过改变计数器的周期及SDRAM的行、列地址线和时序就可以对任意位置的视频图像进行平移、旋转、截取等处理,此外,由于程序设计采用了化整为零和参数化设计思想,因而结构透明、简单;对于特定容量的SDRAM的特定工作模式而言,该方法只需根据器件重新设定参数而不要重新编写程序,因而具有较强的通用性。



上一页  [1] [2] 


本文关键字:处理器  DSP/FPGA技术单片机-工控设备 - DSP/FPGA技术