经过QUARTusII 5.0工具的设计、编译、综合等一系列步骤，基于PN序列同步系统融合成一个整体模块，如图4所示。仿真结果如图5所示。
结语
上述FPCA实现的是基于数据符号的OFDM系统同步算法，采用ALTEra公司的芯片EPlS25102015进行试验仿真，该芯片有25660个逻辑单元，1944576个 存储 模块单元，80个DSP模块单元，707个I／O输出引脚。
基于循环前缀的同步算法占用芯片资源适中，但是占用了27％的芯片I／O引脚，另外，时钟频率也较低，设计电路较难，但是它达到更高的同步精度还要结合其他同步方式，它也可以应用于无线信道通信中。综合算法设计占用芯片资源以及相关情况的分析，算法在FPGA中的实现是可行且可靠的，充分发挥了FPGA芯片集成密度大、速度快、功耗低、通用性好、适应性强和重复编程的特点。通常，可编程逻辑芯片都能提供人容量的逻辑和存储单元，因此，芯片预留资源都是有富余的，信号处理的实时性和可靠性是关注的重点，当然成本也是考虑的一个因素，与此同时，也要考虑电路的设计复杂程度，因为它会影响数据处理的速度。
本文关键字：暂无联系方式DSP/FPGA技术，单片机-工控设备 - DSP/FPGA技术
