作为硬件电路，其处理速度实际上就是数据在逻辑电路中的传输速度，因此，可以通过计算数据传输经过逻辑门的最大时间延迟，确定每级逻辑模块电路的工作时间。
在IP协议流水线操作中，设外部触发时钟周期为TCLK，各模块电路的传输延迟时间为ti，采用MOS器件的ASIC电路边沿动作时间均为tp，各模块内部传输经过N级电路，其中每一级的延迟为Δti，则每个模块电路的总延迟为
ti=NΔti
为保证器件工作稳定，需要有
TCLK>ti=NΔti
结束语
嵌入IP协议的微处理器或单片机系统是嵌入式网络技术应用的基本技术[2]，但工业设备采用软件嵌入IP协议存在无法并行处理或成本过高的缺点。本文针对工业设备对IP协议需要所设计的IP协议专用器件克服了这些不足，为工业设备提供了实用的、具有较高性能价格比的网络技术。任何数字化工业设备，都可以使用这个IP协议器件直接连接到基于IP的网络。
硬件实现的IP协议，其并行工作的数字电路系统必须保证数据处理的稳定性。根据有限状态机和时序逻辑电路理论，实现并行工作的各级处理电路都必须是同步时序逻辑电路。
使用ASCI技术设计IP协议属于硬件，是并行操作实现IP协议技术，不仅IP协议的执行不受软件和系统中断干扰，还具有一定的IP协议层抗干扰能力。由于ASIC实现的IP协议是一个专用数字硬件电路，只需要通过相应的控制信号就可以实现IP协议的功能，具有比较高的性能价格比。
参考文献
1 Douglas E C,David L S.Internetworking With TCP/IP Vol Ⅰ：Principles，Protocols and Architecture.Second Edition.Department of Computer Science Purdue University， 1998（8）
2 Gary R W,W Richard S.TCP/IP Illustrated，volume 2：The Implementation.Addison Wesley Publishing Company，1995
3 嵌入式系统论文集.中国嵌入式系统主题研讨会，2000
