MPEG声音编码的单片DSP实现探讨

    由表1可知，ADSP-2181的性能得到了较充分的利用.仿真结果表明，在以上的条件下，解码输出的信噪比可达80dB左右.可见，所作的算法改进是比较有效的.

表1　各模块的运算量和存储量要求

4　硬件设计
    硬件结构框图如图3所示.各模块的基本功能如下

    DSP核：除完成所有编码算法以外，还要完成对模数转换电路的初始化配置；通过辅助控制电路选择抽样时钟，通过接口电路接受主机的编码参数.

    辅助控制电路：由FPGA及附属电路实现，完成时钟的产生、FIFO状态的监测、地址译码等功能.

    输出缓冲：编码码流的暂时存储区，同时提供完全异步的输出接口方式.在需要实现图象声音唇形同步的应用中特别有用.

    外部存储器：包括BDMA空间、I/O空间.

    模数转换电路：完成声音的数字化，直接与DSP的串口0连接.抽样频率由外部提供的256倍抽样时钟的频率决定，正常工作前需要进行初始化.

    接口电路：接口电路分为两部分，一部分是编码输出接口，另一部分是与主机连接的接口.主机接口使用RS232接口芯片完成DSP串口1与主机串口的连接，DSP使用中断和内部计时器实现异步串型通信.

参考文献
[1]　ISO/IEC 11172-3-1993　Coding of moving pictures and associated audio for digital storage media at up to about 1.5 Mbit/s——part 3: audio
[2]　Brandenburg K, Dehry Y F, Johnston J D, et al. ISO-MPEG-1 audio: a generic standard for coding of high-quality digital audio. J Audio Eng Soc, 1994, 42 （10）: 780～791
[3]　王建昕，董在望，印日方强MPEG音频编码算法的研究与实时实现清华大学学报， 1997， 37（10）： 45～48
[4]　Konstantinides K, Fast subband filtering in MPEG audio coding. IEEE Signal Processing Letters,　1994

上一页  [1] [2] 

本文关键字：单片  电工文摘，电工技术 - 电工文摘