摘要：比较讨论了航天器数据存储器中汉明码和TMR两种典型纠错系统的原理、实现以及数据可靠性的估计，在此基础上提出了一种集成这两种系统模式并可在实际应用中根据需要切换模式的纠错系统设计方案，探讨了该系统的特点和优势，介绍了利用FPGA实现该系统的过程和经验。
关键词：单粒子翻转 汉明码 数据存储器 纠错编码 微小卫星
空间飞器在太空环境中面临的主要问题之一就是辐射。太空中的各种高能粒子（包括高能质子、中子、α粒子、得离子等）具有很高的动能，通过时可能会影响半导体电路的逻辑状态，甚至对半导体材料造成永久损害。单个高能粒子对电子器件功能产生的影响称之为单粒子效应。其中，导致存储内容在'0'、'1'之间发生变化的单粒子翻转（SEU）问题特别受以关注。
微小卫星的研发思路是周期短、成本低、技术新，因此大量采用市场上容易取得的商业级电子器件。这些器件具有高密度、低功耗、低成本、扩展性强等特点，但通常没有经过严格的抗辐射测试，也没有采用完善的抗辐射工艺。解决微小卫星的抗辐射问题需要采取综合措施，包括整体防护、设计冗余等，而对具体数据存储器则通常采用编码、备份等方法利用信息冗余应对SEU现象。与物理存储器件相配合，实现上述检错/纠错功能的电路就是微小卫星星载计算机系统的数据差错检测和纠正模块（Error Detection And Correction,EDAC）。
1 汉明码与TMR方案比较
在微小卫星的EDAC模块设计中，经常采用编码（主要是汉明码）或三倍冗余判决（Triple Modular Redundancy,TMR）的方案。下面分别说明这两种方案并加以比较。
1.1 线性分组码
编码是在数据通信和数据存储领域广泛使用的检错/纠错方法。
线性分组码是使用很广泛的差错控制编码[1]，其信息位和监督位的关联由一组线性代数方程组表示。（n,k）线性分组码的编码就是建立由m(m=n-k)个生成冗余位的方程构成的方程组，并由此线性方程组转化为k×n的生成矩阵G。编码时将信息位向量（k维）乘以生成矩阵G，即得到码字向量[Cn-1…C0]，见式（1）。
[Cn-1,Cn-2,∧,Cn-k,Cm-1,∧,C0]=[Cn-1,Cn-2,∧,Cn-k] ×Gk×n （1）
将式（1）表示的方程组作移位变换，可以得到由式（2）表示的形式，H称为监督矩阵。解码时通过监督矩阵H与读出的码字向量C的乘积结果一校验子S来判断是否出错。当读出的码字微量C乘上H后得到一个零向量，表示没有出错；否则表示码字在存储之后发生了变化，即有错误发生。
S=Hm×n×[Cn-1, ∧,C0]T (2)
当码字中某位（单一位）发生错误时，会得到唯一的非零校验子S向量，该向量只与码字出错位置的图样有关，而与码字C无关。
汉明码是能纠正单个错误的线性分级。其对应的G矩阵即为汉明码生成矩阵。这种编码下，分组编码总长是2m-1位，信息位长度是2m-m-1位，即（2m-1,2m-m-1）汉明码。（2m-1，2m-m-1）汉明码是编码效率最高的纠单错线性分组码。但考虑到一般计算机存储系统以字节为单位，而2m-m-1通常不是8的倍数，所以对汉明码加以扩展后，可以得到（12，8）、（22，16）等分组编码方案。这些方案具有一些新的特点，例如一种（22，16）方案可以做到纠单错、检双错，称作汉明SEC-DED码[2]。还可以通过优选，得到最佳监督矩阵H，使得运算电路最为简单、快速。
1.2 TMR
TMR的原理是将同一份信息保存在三份物理存储空间中。读取的时候比较三份内容，如果不完全相同，就取两个一致的值为直值。在CPU通过总线向内存写入数据（WR有效）时，每一比特数据通过三态门同时写到三个对应的比特存储单元中。当总线向内存请求数据（RD有效）时，三份同时存储的内容到达比较器，比较器逻辑按照前述规则输出数据内容及是否发生2/3判决的标记。根据总线要求，多路开关可以将数据内容或者每3比特比较器的2/3判决标记输出到总线上，后者可供分析研究可靠性时使用。
1.3 两种方案的比较
从存储空间的绝对大小角度考虑，编码方案比冗余判决方案要节省大量的存储空间。如果采用（22，16）汉明码，每1MB有效内存需要实际物理内存1.375MB。而采用TMR方案则需要3MB实现物理内容。
从系统的纠错可靠性角度考虑，首先假定内存的单粒子翻转事件（SEU）所发生的物理地址[3]和时间都是均匀分布的。设每一比特内存单元在单位时间内发生单粒子翻转的概率为σ。则每m比特内存结构中v比特发生SEU的概率为：
采用（22，16）汉明码方案后，可以纠正每22比特内存行单元中的单比特错误。对于一行22比特编码记录，不发生SEU以及只有一比特发生SEU的概率和，即为该行内存单元的可靠性。因此，每22比特的行汉明码内存单元可靠性为：
每22比特行单元的有效容量是16位，即2个字节。故对于有效大小为N字节的汉明码内存系统，由N/2个行单元构成。其可靠性为：
而对于采用TMR的一行3比特的内存结构，可靠性为：
对于一个有效大小为N字节的TMR内存系统，由8N个3比特结构组成，可靠性为：
在实际航天应用中[3]，通常10 -9>σ10 10bit-1·s -1。取N=4×10 6(即4兆字节)，表1给出了σ取不同值时差错率（1-σ）的近似计算结果。其中差错率之经τ=(1-ρham)/(1-ρTMR)。
表1 实用参数下汉明码与TMR差率的近似比较
σ1×10 -102×10 -105×10 -101×10 -9 1-ham4.6×10 -121.8×10 -111.2×10 -104.6×10 -101-TMR9.6×10 -133.8×10 -122.4×10 -119.6×10 -11 τ5555
σ 1×10 -10 2×10 -10 5×10 -10 1×10 -9
1-ham 4.6×10 -12 1.8×10 -11 1.2×10 -10 4.6×10 -10
1-TMR 9.6×10 -13 3.8×10 -12 2.4×10 -11 9.6×10 -11
τ 5 5 5 5
计算结果表明，在前述参数范围内，汉明码纠错的差错率约是TMR的5倍。而且，两种系统的差错率都与σ的平方近似成正比。可见即使采取内存纠错，设法降低σ仍是根据提高系统可靠性的主要措施。
系统的时序性能是考虑的另一个关键因素。尤其是在高达几十兆赫的内存总线上，编解码运算较为繁琐的汉明码方案有着相当的局限性。而TMR方案只需进行简单的2/3判决，通常更能胜任苛刻的内存访问时间要求[4]。
2 可变方案配置
从上述比较可以看出，两种方案各有优势，适合在不同的环境条件和数据安全需求下应用。而星载计算机的通用性也要求数据存储器具有一定程度的灵活性。在综合上述两种方案的基础，结合目前飞速发展的现场可编程逻辑门阵列（FPGA）技术，提供了一种可以根据需要在线改变配置，分别实现上述两种EDAC方法的数据存储器方案。
2.1 可变内存配置
前述两种EDAC方法对于内存的配置是不同的。（22，16）汉明码一般采用16bit+8bit的内存芯片器件实现。而TMR则采用3×16bit的芯片实现。若要支持两种方法，必须为存储器设计一种特别的内存配置方式。这是模式可变的基础和关键。图1为可变内存配置方案。
这个数据存储系统是由3个位于同一条地址总线上的16bit内存模块组成。每个内存模块还可以单独片选其高字节或低字节。这样通过片选信号ah、al、bh、bl、ch、cl的控制，实际上有6个宽度为8bit的内存模块可以单独访问。48bit(3×16bit)的数据线全部接入EDAC控制模块。当系统工作在TMR模式时，ah、al、bh、bl、ch、cl被相同的片选信号驱动。这样就构成了TMR需要的一个3×16bit冗余内存空间。当系统工作在汉明码模式时，ah，al、bh一组，bl、ch、cl一组，分别被相同的片选信号驱动，构成了两个独立的16+8bit存储空间。对于（22，16）汉明码，每一个空间实际使用增加一倍。另外，系统还可以工作在无差错控制模式下。这时，ah、al一组，bh、bl一组，ch、cl一组，分别被相同的片选信号驱动，构成了三个独立的16bit存储空间。这种配置下的内存地址空间比TMR模式下增加两倍。在这些配置模式中，片选的地址译码都在EDAC控制模式中完成。
本文关键字：存储器 电工文摘，电工技术 - 电工文摘
