您当前的位置:五五电子网电子知识电工技术电工文摘基于PLD的容错存储器的设计实现 正文
基于PLD的容错存储器的设计实现

基于PLD的容错存储器的设计实现

点击数:7822 次   录入时间:03-04 12:04:03   整理:http://www.55dianzi.com   电工文摘
,增益G=4.6~9.3。通过CPLD来实现存储器的容错,大大缩短了设计开发周期,降低了成本,同时提高了系统的可靠性。

 参考文献

  [1]Barth J.Radiation environment[J].IEEENSRECShort course,July,1997.

  [2]Lima FCarro LReis R.Designing fault tolerant systems into SRAM-based FPGAs[J]. Design Automation Conference,2003.PP :650-665.

  [3]王新梅.计算机中的纠错码技术[M].北京:人民邮电出版社,1999.

  [4]Bhattacharyya DK,Theory and design ofSEC-DED-AUEDcodes[J].IEEProc.Computer Digit.Tech Vol.145,No.2,March 1998.

  [5]黄正瑾,徐坚.CPLD系统设计技术入门与应用[M].北京:电子工业出版社,2002.

上一页  [1] [2] 


本文关键字:存储器  电工文摘电工技术 - 电工文摘