原则上每个集成电路芯片都应布置一个0.01pF的瓷片电容，如遇印制板空隙 不够，可每4~8个芯片布置一个1 ~ 10pF的但电容。
对于抗噪能力弱、关断时电源变化大的器件，如 RAM、ROM存储器件，应在芯片 的电源线和地线之间直接接入退藕电容。
电容引线不能太长，尤其是高频旁路电容不能有引线。
此外，还应注意以下两点：
在印制板中有接触器、继电器、 按钮等元件时。操作它们时均会产生较大火花放电，必须采用附图所示的 RC 电路 来吸收放电电流。一般 R 取 1 ~ 2K,C取2.2 ~ 47UF.
CMOS的输入阻抗很高， 且易受感应，因此在使用时对不用端要接地或接正电源。
3. 降低外部干扰的措施有：
(1) 远离干扰源或进行屏蔽处理;
(2) 运用滤波器降低外界干扰。
七、接地
接地分安全接地、工作接地，这里所谈的是工作接地，设计接地点就是要尽可能减少各支路电流之间的相互耦合干扰，主要方法有：单点接地、串联接地、平面接地。在电子设备中，接地是控制干扰的重要方法。如能将接地和屏蔽正确结合起来使用，可解决大部分干扰问题。电子设备中地线结构大致有系统地、机壳地(屏蔽地)、数字地(逻辑地)和模拟地等。在地线设计中应注意以下几点：
1. 正确选择单点接地与多点接地
在低频电路中，信号的工作频率小于1MHz,它的布线和器件间的电感影响较小，而接地电路形成的环流对干扰影响较大，因而应采用一点接地。当信号工作频率大于10MHz时，地线阻抗变得很大，此时应尽量降低地线阻抗，应采用就近多点接地。高频电路宜采用多点串联接地，地线应短而租，高频元件周围尽量用栅格状大面积地箔。当工作频率在1~10MHz时，如果采用一点接地，其地线长度不应超过波长的1/20,否则应采用多点接地法。
2.将数字电路与模拟电路分开
电路板上既有高速逻辑电路，又有线性电路，应使它们尽量分开，而两者的地线不要相混，分别与电源端地线相连。要尽量加大线性电路的接地面积。
3. 尽量加粗接地线
若接地线很细，接地电位则随电流的变化而变化，致使电子设备的定时信号电平不稳，抗噪声性能变坏。因此应将接地线尽量加粗。
4. 将接地线构成闭环路
设计只由数字电路组成的印制电路板的地线系统时，将接地线做成闭环路可以明显的提高抗噪声能力。其原因在于：印制电路板上有很多集成电路元件，尤其遇有耗电多的元件时，因受接地线粗细的限制，会在地结上产生较大的电位差，引起抗噪声能力下降，若将接地结构成环路，则会缩小电位差值，提高电子设备的抗噪声能力。
本文关键字：电子电路 无线电-电子技术知识，电子学习 - 基础知识 - 无线电-电子技术知识
