边界扫描单元的工作用IEEE1149.1标准中的Intest指令来完成。Intest指令借助于一个测试矢量来进行内部扫描测试。一旦该指令被装载到指令寄存器，测试矢量信号（VCO的输入信号Vvco_intest 和Vvco_intest_n）就被存储于边界扫描单元中的扫描寄存器，经过各级延迟在VCO输出端输出［2］。
4 仿真结果
理想的测试电路既可以有效地测试电路性能又不影响电路的正常工作。锁相环作为时钟发 生器，需要给大规模电路提供稳定的时钟信号，因此影响锁相环性能的测试方案是不可取的。
为了检测本文所述的边界扫描测试方案的有效性，对增加测试电路前后的锁相环电路网表分别进行了HspICe仿真，如图4所示的波形是增加测试电路前后锁定时锁相环的输出波形图。
www.55dianzi.com
由图4看到，对1 GHz的 高频 输出，增加测试电路后信号周期没有明显变化，经测量两者最大相位差为25 ps。由测试电路仿真结果可以看出，该测试方案对原 锁相环 的功能特性影响不大，是有效可行的。
5 结语
本文将基于IEEE1149.1标准的 边界扫描 技术应用于模拟电路 可测性设计 中，对一款高频锁相环提出了测试方案，并给出了相应的测试电路。并对采用该方案进行测试的高速锁相环在增加测试电路前后电路的仿真结果进行了比较。结果表明，本文所提出的高频锁相环测试方案对锁相环本身的功能影响很小。
参考文献
1］Prashant Goteti，Giri Devarayanadurg, Mani Soma DFT for Em bedded Chargepump SystEMS Incorporating［J］. IEEE1149.1IEEE,1997, C ustom Integrated Circuits Conference, 1997：210-213
2］IEEE S td. 1149.1. A Standard Test ACCess Port and Boundar y SCAN Architecture［J］.IEEE,1993
3］MIChael L Bushnell, VishwaniAgrawal Essenentials of E leCTRonic Testing for Digital, Memory and Mixedsignal VLSI Circuits［M］.Kluwr Aca dEMIc Publishers, 2000
4］于宗光.IEEE 1149.1标准与边界扫描技术［J］.电子与封装，200 3，3（5）：40-47.
5］成立，王振宇，高平，等.VLSI电路可测性设计技术及其应用综述［J］.半导体技术，2004，29（5）：2024.
上一篇：巧妙利用数字锁相环测量汽车转速
