您当前的位置:五五电子网电子知识单元电路振荡器-波形-信号电路高性能时钟晶体振荡器电路设计解析 正文
高性能时钟晶体振荡器电路设计解析

高性能时钟晶体振荡器电路设计解析

点击数:7821 次   录入时间:03-04 11:37:22   整理:http://www.55dianzi.com   振荡器-波形-信号电路
一种高性能时钟晶体振荡器电路设计
一种高性能时钟晶体振荡器电路设计

    3.3 频率校准仿真

    图6为频率校准范围的仿真图,设计取Cx=4.4 pF,C=62fF。调整校正寄存器的存储值,使晶体振荡器的负载电容分别为最大值、初始值和最小值。仿真得到满足起振条件的初始频率为32.768 1 kHz,频率校准范围为(32.765 8 kHz,32.777 9 kHz),校准的平均精度为1.44ppm。通过校准电路可获得高精度的输出频率。

一种高性能时钟晶体振荡器电路设计

    4 结束语

    高精度使得时钟芯片的市场前景广阔。本文对传统Pierce振荡器结构进行了改进,反向放大器采用恒流源供电,增加振幅控制及频率校准电路。仿真结果表明,新结构的电路具有低功耗、高输出频率精度和宽工作电压范围等优点。



上一页  [1] [2] 


本文关键字:振荡器  振荡器-波形-信号电路单元电路 - 振荡器-波形-信号电路

《高性能时钟晶体振荡器电路设计解析》相关文章>>>