比较器U1将该电压与电压误差放大器的输出VVAO进行比较。当CD上的电压高于VVAO时，它将闭锁的U2置位，又使PWMDEL变为低电平。该PWMDEL和CLK信号按逻辑"与"方式产生信号，控制MOSFET驱动器的输出（MOSDRV）。延迟时间TD1由式（5）给出：
TD1=-RD·CD·ln[（7.5-VVAO）/7.5] （5）
这项工艺技术缩小了在重负载或高电网电压时的重迭延迟时间，而当电网电压变低或负载加重时，则维持较长的延迟时间。按定义该延迟把最小可控占空比缩小到可接受的电平，并用来进行编程。在大电流条件下减小延迟时间是可以接受的，因为IGBT电流直接与负载电流成比例。
可利用RD和CD来提供编程的灵活性，延迟时间能优化IGBT开关管的电流和预后的等级。如果去掉电路上的CD,还可使延迟时间变为零。
本文关键字：校正 功率因数技术，电源动力技术 - 功率因数技术
