现在集成电路的封装五花八门，但是总体而言，集成电路的引线越短，EMI的问题就越少。所以表面贴装的集成电路是EMC设计的最佳选择，因为它有低的寄生效应和回路面积。更进一步地提高PCB上直接使用芯片绑定的方法。
IC管脚的排列方法也会影响EMC的效能。将IC的电源供给线放在IC封装的中央，可以获得从芯片核到封装管脚最短的引线长度，也就具有更低的引线感应系数，接近的VCC和IGND管脚可以使去耦电容更容易布局和作用更明显。
在单板电路设计中或整个系统中，时钟电路是影响EMC效能的主要因素之一。许多从IC而来的干扰都和时钟频率或者它的谐振分量有关。这就需要更好的电路设计和PCB Layout技术应用在系统时钟设计中来减小这些干扰。良好的接地，充足的去耦电容和旁路电容都可以减小这些辐射。在CLOCK的分配上使用高阻抗的缓冲也可以减小从时钟信号而来的反射和噪音干扰。
5 结束语
总之，电子元器件的选择是一个很复杂的问题，对于电路的设计者而言，不光是要考虑元器件的性能，元器件的质量等级、EMC都已经成为设计之初设计者必须考虑的问题。本文主要介绍了在单板设计中通过选用合适的普通电子元器件来减少或抑制EMI的影响。对于设计者而言简单元器件如电阻、电容、电感的选择是可以控制件，在电路中选择合适的器件会对我们整个系统的EMC问题打下良好的基础。
本文关键字：电子元器件 元器件的选用，元器件介绍 - 元器件的选用
